Times_poem:CSDN认证博客专家
博客地址：https://blog.csdn.net/Times_poem
Times_poem:CSDN认证博客专家
博客地址：https://blog.csdn.net/Times_poem
数字信号处理相关5（ FPGA FIR 滤波器结构和优化之滤波器的对称性（Filter Symmetry））
数字信号处理相关2（深度学习基本单元（2D卷积模块）的FPGA实现）
数字信号处理相关11（用好Vivado HLS ，这三大误区要避免！ ）
深度学习FPGA实现基础知识6(Deep Learning（深度学习）学习资料大全及CSDN大牛博客推荐)
Verilog十大基本功2（testbench的设计 文件读取和写入操作 源代码）
Verilog十大基本功1（流水线设计Pipeline Design）
Verilog基础知识0（`defineparameterlocalparam三者的区别及举例）
数字信号处理相关1（卷积(convolution)的几种解释）
数字信号处理相关3（Vivado HLS 开发流程简介（高级综合）（FPGA））
数字信号处理相关12（vivado高层次综合（high-level synthesis，HLS）学习日记 ）