数电-02组合逻辑

Posted 2021-06-17 _Chance_Zhang

tags:

篇首语：本文由小常识网(cha138.com)小编为大家整理，主要介绍了数电-02组合逻辑相关的知识，希望对你有一定的参考价值。

组合逻辑

The combinational logic serves as a fundamental and crucial topic in both digital design and RTL coding. There are several ways to view it. Firstly, it can be naturally regarded as an extension of the basic gates built by CMOS in the digital integrated circuit. From discrete math, it is an important implementation of the Boolean Algebra. In a way, it is the superset of Boolean Algebra, which contains more on the RTL design. Additionally, it is the core of the Turing Machine, from the perspective of the theory of computation. Supposing readers have prior knowledge of the CMOS gates and Boolean Algebra, this paper will introduce the combinational logic focusing on the RTL design. It will start with some basic description and then move to the design methodology. Especially, phenomena including race and the resulting hazard will be introduced, along with the possible solutions. In the end, some commonly used modules of combinational logic will be attached. This will include function description, I/O description and Verilog coding. However, it is beyond the scope of this paper to explain static time analysis and improvement methods. The reader should check books introducing complex ASIC design to find them, or simply wait for my updates.

组合逻辑

1 简单介绍

组合逻辑的出现是比较早的, 它的思想也比较简单. 组合逻辑可以用以下方式描述

输出是输入的布尔函数
任意时刻的输出状态, 只取决于该时刻输入状态的组合, 与电路原状态无关
功能上无记忆性, 结构上无反馈

第一种描述指出了组合逻辑的数学模型就是布尔函数, 所以布尔代数中的各种布尔运算都可以使用, 即可以利用布尔代数中的三种化简方法(公式法, 卡诺图, Q-M法), 对组合逻辑进行化简.

第二种描述是为了说明它与后续会介绍的时序逻辑的区别, 这里强调组合逻辑的输入输出与电路原状态没有关系, 输出只是单纯的输入的布尔函数.

第三种描述是整体地对电路进行的描述, 强调组合逻辑没有记忆功能, 也没有反馈的电路结构.

2 分析与设计

电路的分析干的事情是看懂别人的电路, 表现为能说出别人电路的功能.

电路的设计干的事情是整出一个电路, 这个电路能实现自己想要的功能.

2.1 电路分析

首先是电路分析, 我们能够拿到别人设计好的一个电路图, 在布尔代数中, 我们已经知道, 电路是布尔函数的一个表现形式, 于是我们能够通过将电路图中的门替换成布尔运算符号的方法, 将电路图转化为布尔函数.

得到布尔函数后, 如果这个函数感觉比较复杂, 我们可以尝试对其进行化简 (三种化简方法), 得到最简的逻辑式子, 然后自己脑补一下, 说出它的功能. 当然, 脑补的时候, 将逻辑式子换成真值表可能会清晰一些.

2.2 电路设计

电路设计的流程是反过来的. 首先我们有一个需求, 这个需求是要实现某个功能, 我们决定使用组合逻辑完成这个功能. 于是我们先将这个功能抽象成布尔函数(或者真值表), 然后进行一定程度的化简, 最后又写成布尔函数的形式, 对应着使用逻辑门将电路图画出来.

注意, 设计的时候很可能会出现逻辑无关项, 化简的时候看情况处理为\\(0\\), 或者处理为\\(1\\)即可.

如果只实现功能的话, 电路设计依照上述的流程就足够了. 但一般给出的需求, 不仅仅只有实现某个功能. 而比较常见的需求, 此时我们称作约束, 有:

逻辑门的类型(一般使用NAND门完成逻辑, 因为NAND能够表示所有逻辑, 并且便宜, 还时延低)
逻辑的输入端子和输出端子各自的数目(fan-in & fan-out)
逻辑门的总数量(对应功耗和成本)
逻辑门的级数(对应时延)
...

使用布尔代数中的化简方法进行化简, 叫做逻辑的化简, 而降低逻辑门的级数被称作逻辑的优化.

这里不对上述内容进行探讨, 毕竟大学课程内的例子都是简单的组合逻辑. 之后如果有, 会是在稍微复杂点的数字逻辑设计里会涉及, 敬请期待.

3 竞争和冒险

Ref:
https://www.cnblogs.com/xianyufpga/p/13644153.html;
https://www.cnblogs.com/-9-8/p/5409862.html

3.1 概念

在组合逻辑的设计中, 我们一般关注的是布尔函数所指定的功能. 单纯从逻辑设计上来考虑, 这样是没有问题的. 但是当我们引入了组合逻辑中逻辑门的实际电路后, 就有问题产生了.

首先, 逻辑门确实会按照我们所想的, 在某种输入下输出特定的\\(0\\)或\\(1\\), 我们称之为稳态特性(Steady-state Behaviour). 但是, 由于实际电路的限制, 信号经过一个逻辑门时, 会存在一定的时延; 并且当多输入逻辑门的两(多)个输入端子同时发生变化时, 逻辑门可能会输出不正确的结果, 这称为暂态特性(Transient Behaviour).

对于暂态, 我们称