小翁同学

小翁同学:

博客地址:https://www.cnblogs.com/kingstacker/

最新文章

怎么对ZYNQ的FCLK做时钟组约束

cdc跨时钟域处理-结绳握手法

对SPI进行参数化结构设计

ZYNQ原理图中添加RTL设计模块

各种好用的windows软件吐血推荐,你值得拥有

UART协议的FPGA实现(线性序列机)

Verilog定义计算位宽的函数clogb2

如何让自己定义的memory使用fpga自带的memory资源

altera rom ram IP的图示

Git神器使用相关

ubuntu 16.04 主题美化及终端美化

Win10同时安装office2016和visio2016说明

verilog条件编译

FFT输出在带内存在幅度纹波问题

怎样让外部信号第一级寄存器吸入IOB

三款LVDS ADC的使用总结

FFT输出在带内存在幅度纹波问题

Vscode选中变量高亮问题

ZYNQ block design警告:[BD 41-968] AXI interface port /axi_lite4 is not associated to any clock port. I

Vivado生成及使用edf文件