vivadoAXI4接口verilog代码分析

Posted caine

tags:

篇首语：本文由小常识网(cha138.com)小编为大家整理，主要介绍了vivadoAXI4接口verilog代码分析相关的知识，希望对你有一定的参考价值。

 用vivado创建new AXI4 IP，配置：AXI4-Full，Master。分析内部关于AXI4接口自动产生的代码。

 

技术分享图片

 

  • 在 M_AXI_ACLK 同步时钟下，抓取 INIT_AXI_TXN 由低变高，让 init_txn_pulse 产生个pulse信号。
  • 输入信号 INIT_AXI_TXN 是这个ip的一个输入信号，应该是由用户在PL或PS侧控制；
  • 产生信号 init_txn_pulse 负责在运行中初始化接口的关键控制信号，如同 M_AXI_ARESETN 下的初始化；

技术分享图片

 

 

Write Address Channel

技术分享图片

技术分享图片

技术分享图片

技术分享图片

技术分享图片

 

以上是关于vivadoAXI4接口verilog代码分析的主要内容，如果未能解决你的问题，请参考以下文章

基于 FPGA verilog 的 Ethercat 主站工程代码

在系统verilog接口内声明的包

verilog HDL -模块代码基本结构

FPGA/数字IC手撕代码3——通过纯verilog实现简单的ROM

导纳分析基于FPGA的导纳分析仪的verilog设计

通用8位SPI接口模块——verilog实现