ARMV8 datasheet学习笔记4:AArch64系统级体系结构之VMSA
Posted HZero
tags:
篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了ARMV8 datasheet学习笔记4:AArch64系统级体系结构之VMSA相关的知识,希望对你有一定的参考价值。
1. 前言
2. VMSA概述
2.1 ARMv8 VMSA naming
VMSAv8 |
整个转换机中,地址转换有一个或两个stage |
VMSAv8-32 |
由运行AArch32的异常级别来管理 |
VMSAv8-64 |
由运行AArch64的异常级别来管理 |
2.2 某些异常级别使用AArch32的ARMv8 VMSA
|
2.3 VMSA地址类型和地址空间
- 地址类型
Virtral address(VA) |
虚拟地址主要用在指令中作为数据或指令地址,在PC/LR/SP/ELR中得都是虚拟地址 |
Intermediate physical address(IPA) |
(1)对支持两个stages地址转换的regimes,IPA是: 第一转换stage的输出地址; 第二转换stage的输入地址 (2)对于支持一个stage地址转换的regime,IPA与PA相同,可以假定IPA不存在 |
Physical Address(PA) |
(1)物理地址是PE输出给内存系统的输出地址; (2)EL3和secure EL1针对secure 和 non-secrue提供了单独的PA地址空间: Secure状态下访问VA可以转换为secure或non-secure的PA; Non-secure状态下访问VA只能转换为non-secure的PA |
- VA space
最大地址宽度为48bit,256TB,支持两种VA ranges:
(1)转换stage有一个VA range(0x0000000000000000 to 0x0000FFFFFFFFFFFF.);
(2)转换stage有两个VA ranges,一个在64bit的底部(0x0000000000000000 to 0x0000FFFFFFFFFFFF.),一个在64bit的顶部(0xFFFF000000000000 to 0xFFFFFFFFFFFFFFFF)
2.4 AArch64运行状态的地址tagging
高8位地址将被忽略的情况
|
|
地址tag的控制 |
1. 对于支持2个VA范围,使用1 stage的地址 (1)VA[55]==0: 决定由TCR_ELx.TBI0来决定是否使用地址tag,同时如果stgage 1 tanslation 使能,决定由TTBR0_ELx还是来保存translation table的base address (2)VA[55]==1: 决定由TCR_ELx.TBI1来决定是否使用地址tag,同时如果stgage 1 tanslation 使能,决定由TTBR1_ELx还是来保存translation table的base address (3)如果TBIn为1,则load到PC的地址的VA[63~56]按VA[55]做符号扩展
2. 对于支持1个VA范围,使用1 stage的地址 (1)TCR_ELx.TBI决定是否使用地址tag; (2)同时如果stgage 1 tanslation 使能,决定由TTBR0_ELx还是来保存translation table的base address (3)如果TBIn为1,则load到PC的地址的VA[63~56]强制为0 |
地址tag使能位对PC值的影响??? |
|
Relaxation of the tagged address handling requirements on an Illegal exception return |
|
3. VMSAv8-64 地址转换系统
3.1 术语说明
MMU |
控制地址转换、存储访问权限、存储属性的检测和检查 |
MMU模型 |
|
转换粒度 |
|
Translation tables |
将地址转换及相关联的内存属性放在一个映射表中,这个映射表就叫tanslation tables |
Levels of lookup |
一个tanslation table lookup只涉及一部分VA bits,因此一次VA查找需要经过多级查找才能最终得到PA |
TLB |
Translation talbe的项可以放到Translation Lookaside Buffer,TLB也就成为了tanslation table的cache |
Translation entry |
定义了下面的一些属性:
|
AArch64转换机制 |
实例:
|
地址转换与IA范围 |
|
VMSAv8-64转换表格式 |
|
3.2 控制地址转换stage
地址转换stage |
一个寄存器bit使能地址转换的stage |
一个寄存器bit决定了tanslation table lookup的端 |
|
Translation control regsister控制了地址转换的stage |
|
(Translation table base register)TTBR指明了translation table的基地址 |
|
和MMU操作相关的系统寄存器 |
|
地址大小配置 |
PA大小 OA大小 IA大小 IPA大小 |
Atomicity of register changes on changing virtual machine |
|
Use of out-of-context translation regimes |
当从一个异常级别切换到另一个异常级别,则之前的异常级别下的内存访问,在当前的异常级别下都不会被观察到. (1) 当运行在EL3,EL2或secure EL1,PE不能使用non-secure EL1和non-secure EL0的translation机制进行内存的随机访问; (2) 当运行在EL3或secure EL1,PE不能使用EL2的translation机制进行内存的随机访问; (3) 当运行在EL3,EL2或non-secure EL1,PE不能使用secure EL1的translation机制进行内存的随机访问;
|
3.3 内存translation粒度size
Translation 粒度 |
(1)Translation table的大小; (2)Page的大小 |
粒度大小对转换过程的影响(以4k页为例) |
(1) VA[n~0] page offset,对4k page,则n=12; (2) VA[n-3] 表示一级tanslation table的bits。由于一个translation table大小一般是一个page,每个translation talbe entry用8个字节表示,则有PAGE_SIZE/8个tranlation table entry,需要用n-3个bit来表示 以4k页为例,则4k/8=512,因此需要9个bit,也就是12-3 |
粒度大小对Translation table addressing和indexing的影响 |
|
减少的IA宽度的影响 |
(1) 第一级Translation talbe size减小; (2) 需要更多的TTBR位来存放更多的base address |
Concatenated translation tables |
(1) 增加第一级Translation talbe size; (2) 需要更少的TTBR位来存放更少的base address |
3.4 Translation table和translation过程
Translation table walks |
(1) PA,如果是在secure状态下访问,将返回访问的是secure PA space还是non-secure PA space; (2) 目标存储区域的属性; (3) 目标存储区域的权限
(1) 如果是walk的最后一项,则包含OA; (2) 如果还有下一级的lookup,则返回下一级lookup的基地址; (3) 如果描述符是无效的,内存将返回一个translation fault.
|
访问translation table walks内存的顺序 |
|
Translation table walks的安全状态 |
|
Translation table walks的控制 |
对于支持2个 ranges的1 stage的translation,TCR_ELx. {EPD0, EPD1}位决定stage使用的translation tables是否是合法有效的 |
3.5 VMSA-v8-64地址转换stage 概览
VMSAv8-64地址转换概览(4K粒度) |
|
4.参考文档
[1] DDI0487A_k_armv8_arm_iss10775.pdf
以上是关于ARMV8 datasheet学习笔记4:AArch64系统级体系结构之VMSA的主要内容,如果未能解决你的问题,请参考以下文章
ARMV8 datasheet学习笔记4:AArch64系统级体系结构之编程模型- 异常
ARMV8 datasheet学习笔记4:AArch64系统级体系结构之系统级存储模型
ARMV8 datasheet学习笔记4:AArch64系统级体系结构之Generic timer
ARMV8 datasheet学习笔记4:AArch64系统级体系结构之编程模型- 其它