verilog中模块例化的问题

Posted

tags:

篇首语：本文由小常识网(cha138.com)小编为大家整理，主要介绍了verilog中模块例化的问题相关的知识，希望对你有一定的参考价值。

我想把计时器模块的reg型的输出Q3Q2Q1Q0输给下一个模块的数码管的输入译码，该怎么实现啊？比如说计时器输出0001，那数码管就接受到这个然后显示1。

参考技术A 在顶层用wire 实现跨模块传输

以上是关于verilog中模块例化的问题的主要内容，如果未能解决你的问题，请参考以下文章

verilog简单例化问题

verilog例化顶层双向io口如何连接

9.Verilog端口定义以及模块例化和调用

Verilog中实例化子模块的问题！

Verilog里数组是怎么在例化中传递到下一模块的？

verilog模块中各个变量的类型怎么确定