verilog中assign 是啥意思

Posted

tags:

篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了verilog中assign 是啥意思相关的知识,希望对你有一定的参考价值。

四位全加器的程序中直接把cout和sum放在一起被赋值,请问assign 在什么情况下用,具体是怎么执行的?
module adder4(cout,sum,ina,inb,cin);
output[3:0] sum;
output cout;
input[3:0] ina,inb;
input cin;
assign cout,sum=ina+inb+cin;
endmodule

我感觉吧,cout表示ina+inb+cin的最高那位,sum表示ina+inb+cin的低四位
assign的含义是定义,cout,sum这个的含义是将括号内的数按位并在一起,比如:1001,1110表示的是10011110
assign还有个相似的用法如:assign A = a,b;
若a = 100101,b = 1010
那么A就被定义成了A = 1001011010;

整个语句:assign cout,sum=ina+inb+cin;
含义为将四位数ina,inb,cin相加,其值放入sum,进位放入cout。恩,这是一个带进位的加法模块。cin表示的是上一级加法给这一级的进位。
希望对你有所帮助。
要还是不懂可百度hi我
参考技术A assign相当于一条连线,将表达式右边的电路直接通过wire(线)连接到左边,左边信号必须是wire型。当右边变化了左边立马变化,方便用来描述简单的组合逻辑。
示例:
wire
a,
b,
y;
assign
y
=
a
&
b;
参考技术B assign相当于一条连线,将表达式右边的电路直接通过wire(线)连接到左边,左边信号必须是wire型。当右边变化了左边立马变化,方便用来描述简单的组合逻辑。
示例:
wire a, b, y;
assign y = a & b;

以上是关于verilog中assign 是啥意思的主要内容,如果未能解决你的问题,请参考以下文章

verilog之wire和reg

verilog “RTL仿真”是啥意思?

verilog 语句中有一个英文的点是啥意思 例如.rst(rst), 这个.是啥意思?

关于verilog 中 assign 用法的一个问题

verilog语言中assign怎么用?

为啥在verilog中要定义wire?