verilog 语句中有一个英文的点是啥意思 例如.rst(rst)， 这个.是啥意思？
Posted
tags:
篇首语：本文由小常识网(cha138.com)小编为大家整理，主要介绍了verilog 语句中有一个英文的点是啥意思 例如.rst(rst)， 这个.是啥意思？相关的知识，希望对你有一定的参考价值。
这只是Verilog中例化两种方式的一种而已。举个例子：
有一个模块A
module A(rst, clk, data……);
要想例化它，你可以
(1) A U_A1(U_A1_rst, U_A1_clk, U_A1_data...);
在这种写法，U_A1端口列表与A的必须严格对应，也就是说，模块A第一个信号是rst信号，那么U_A1的第一个信号也是对应的rst信号。
(2)A U_A2(.rst(U_A1_rst), .clk(U_A1_clk), .data(U_A1_data)...);
这种写法下，端口列表可以不严格对应，也就是说，你写成
A U_A2(.clk(U_A1_clk), .rst(U_A1_rst), .data(U_A1_data)...);
即交换一下clk信号与rst信号的位置，也是可以的。写法(1)就不行 参考技术A 没什么意思。你可以理解为引用，类似c结构体中的引用，也是用的"."
当然，也就这么说说。。我觉得真正的用意是为了方便EDA工具编译的时候查找方便。 参考技术B 和一般的没多大区别，唯一不同的就是多了点，是一种缩写方法 参考技术C 就是一种格式，没什么特别原因
以上是关于verilog 语句中有一个英文的点是啥意思 例如.rst(rst)， 这个.是啥意思？的主要内容，如果未能解决你的问题，请参考以下文章