vivado 中如何使用chipscope

Posted 2023-03-28

vivado中并没有集成chipscope和impact，所以需要安装ISE，安装完ISE后进行以下操作：

1) 选择环境变量中的系统变量，新建以下变量

XILINX C:\\Xilinx\\14.7\\ISE_DS\\ISE

XILINX C:\\Xilinx\\14.7\\ISE_DS\\EDK

XILINX_PLANAHEAD C:\\Xilinx\\14.7\\ISE_DS\\PlanAhead

XILINX_VIVADO C:\\Xilinx\\Vivado\\2013.4\\bin

2) 选择环境变量中的用户变量，新建一个变量path，这个变量很可能已经有了，那么在后面添加即可:

C:\\xilinx\\14.7\\ISE_DS\\ISE\\bin\\nt64;%XILINX%\\lib\\nt64;C:\\XILINX\\vivado\\2013.4\\bin;

完成。 参考技术A vivado已经集成了chipscope的功能啊，工程中插入ILA核后，跑完会有一个ltx文件。在vivado界面打开hardware target后，加载bit文件，再加载ltx文件，观察界面就出来了。

vivado中如何使用chipscope

如何使用chipscope           

参考：　https://www.cnblogs.com/liujinggang/p/9813863.html 

　　　　Xilinx FPGA开发实用教程---徐文波 田耘

1.ChipScope Pro工作原理

ChipScope Pro是一款在线调试软件，可以观察FPGA内部的任何信号，触发条件，数据宽度和深度等。不足在于速度和数据量。

ChipScope用于在测试过程中观察芯片内部信号。便于调试。

 

将逻辑分析仪、总线分析仪、虚拟IO小型软件核直接插入到用户的设计当中，信号在操作系统速度下被采集下来，从编程接口中引出，再将采集到的信号通过Chipscope Prol逻辑分析仪中进行分析。

 

怎么做到的？

在线调试：在用户设计中插入相应的核，当用户程序运行时，所测信号经过核送到JTAG链，传到PC机上ChipScope软件。便于观察。

信号---》ILA--》ICON--》JTAG--》Alalyzer

 

组件：

核生成器：

　　　　　　集成控制核ICON：具备JTAG边界扫描端口通信功能，必不可缺，一个ICON可同时最多连接15个核。

　　　　　　集成逻辑分析仪核ILA:提供触发和跟踪功能.

　　　　　　　　1输入输出触发逻辑

　　　　　　　　2数据捕获逻辑：储存在芯片的RAM中

　　　　　　　　3控制核状态逻辑

　　　　　　虚拟输入输出核VIO:实时监控和驱动FPGA内部的信号，可以观测FPGA任意信号的输出结果。

　　　　　　　　异步输入信号

　　　　　　　　同步输入信号

　　　　　　　　异步输出次您好

　　　　　　　　同步输出信号

　　　　　　适用于处理器外设总线的集成总线分析核 OPB/IBA

　　　　　　适用于处理器本地总线的集成总线分析核 PLB/IBA

　　　　　　安捷伦跟踪核ATC2

　　　　　　集成的误比特率测试核IBERT

核插入器:

　　　　　　自动将上述核插入到用户经过综合的设计中

分析仪：

　　　　　　完成核的芯片配置，触发设置，跟踪显示等功能。

TCL脚本接口：

　　　　　　通过TCL脚本语言和JTAG链，完成与芯片的交互通信

2.开发流程

1.建立工程 
2.插入及配置核 
2.1运行Synthesize 
2.2新建cdc文件 
2.3 ILA核的配置 
3. Implement and generate programming file 
4.利用Analyzer观察信号波形 
4.1连接器件 
4.2下载配置fpga 
4.3载入信号端口名 
4.4设置触发信号 
4.5运行并观察信号波形 

开发实例：ISE如何使用ChipScope

https://www.cnblogs.com/liujinggang/p/9813863.html 

3.Vivado如何使用Chipscope

Vivado作为新的设计工具，并没有集成Chipscope，取而代之的是新的debug工具：hardware debug。后者的优势是可以与SDK联合调试，软硬件协同开发时非常有用，但其无法实时持续的观测信号的变化，且从目前2013.4的版本反应的无法抓取非顶层文件信号的问题（大量时序错误）对设计开发非常不便。

 

通过对Chipscope工作原理的分析，应该可以通过间接的方式在VIVADO工程中使用，经过上板测试，确实可以做到，下面是实现的步骤：

1、  Synthesis后点击Open Synthesized Design，完成后点击File原工程综合后导出netlist(.edn)和constraint(.xdc)；

2、  打开Chipscope的Core Insert，将step1中的netlist作为输入，指定输出文件名及路径；

3、  Chipscope随后自动加载step2的netlist，按照需求添加信号，方法与ISE调用时相同；

4、  点击Chipscope界面里的insert按键，生成携带ILA核的netlist文件；

5、  建立新的VIVADO工程，选择post-syn方式，随后加入step4的netlist(.ngo)和step1的constraint；

6、  Implement  step5建立的VIVADO工程，获得BIT文件(此过程会报一个ucf与xdc的critical warning，不用关注它)；

7、  原工程按照规范流程implement、bitgen，最后导出SDK；

8、  按照规范流程完成SDK应用程序开发；

9、  用Chipscope Analyzer配置step6生成的bit文件到芯片，配置界面选择导入step2保存的cdc文件，配置完成后，运行SDK中的run as，随后设置chipscope的触发条件；

10、此时可以观察信号的实时输出；