数字电路基础知识 ——Vivado使用Chipscope在线逻辑分析仪Debug

Posted 摆渡沧桑

tags:

篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了数字电路基础知识 ——Vivado使用Chipscope在线逻辑分析仪Debug相关的知识,希望对你有一定的参考价值。

数字电路基础知识七) ——Vivado使用Chipscope在线逻辑分析仪Debug
https://blog.csdn.net/vivid117/article/details/96508986https://blog.csdn.net/vivid117/article/details/96753878 这两篇文章中提到了使用两种在线逻辑分析进行在线debug的方法。
由于RTL仿真后RTL并不一定完全正确执行,所以可以通过Xilinx自带的在线逻辑分析,在板子运行并查看我们想要的关键信号。

一、使用(make_debug = “true”)形式
  1. 将(make_debug = “true”)添加到需要观察的信号前面。
(*mark_debug = "true"*) reg [3:0] led_o;  		
(*mark_debug = "true"*) wire key_cap;
(*mark_debug = "true"*) reg [1:0] key_s = 2'b0;
(*mark_debug = "true"*) reg [1:0] key_s_r = 2'b0;
(*mark_debug = "true"*) wire en_10ms ;
  1. 在线逻辑分析仪在下面,具体操作步骤参见:
    https://blog.csdn.net/vivid117/article/details/96508986
二、使用ILA IP Core 形式

采用Xilinx的 ILA IP core 来实现被观察信号的采集,本质上和之前是一样的。

  1. 在IP catlog中选择,如下:

  2. 设置完成后如下:

  3. 在线逻辑分析仪的界面如下

    具体操作如下:
    https://blog.csdn.net/vivid117/article/details/96753878

以上是关于数字电路基础知识 ——Vivado使用Chipscope在线逻辑分析仪Debug的主要内容,如果未能解决你的问题,请参考以下文章

vivado使用时那个speed是-1是啥意思

基础逻辑门

vivado的VIO调试工具的使用

VIVADO时序约束及STA基础

数字电路逻辑设计笔记:基础知识

电子电路基础 (13)——数字电路基础 - 逻辑电路