《数字逻辑电路》 作业 求解.50分/

Posted 2023-05-03

1. 一个8选一数据选择器的数据输入端有（ ）个A. 1
B. 2
C. 3
D. 8

2. 8位移位寄存器，串行输入时经（ ）个脉冲后，8位数码全部移入寄存器中A. 1
B. 2
C. 4
D. 8

3. 下列触发器中，没有约束条件的是（ ）A. 基本RS触发器
B. 主从RS触发器
C. 同步RS触发器
D. 边沿D触发器

4. 与十进制数（53.5）10等值的数或代码为( ).A. (0101 0011.0101)8421BCD
B. (36.8)16
C. (100101.1)2
D. (65.7)8

5. 一个16选一的数据选择器，其地址输入（选择控制输入）端有（ ）个.A. 1
B. 2
C. 4
D. 16

6. 边沿式D触发器是一种（ ）稳态电路A. 无
B. 单
C. 双
D. 多

7. 在何种输入情况下，“与非”运算的结果是逻辑0( ).A. 全部输入是0
B. 任一输入是0
C. 仅一输入是0
D. 全部输入是1

8. 与八进制数(47.3)8等值的数为( ).A. (100111.011)2
B. (27.8)16
C. (27.3)16
D. (100111.11)2

9. 以下表达式中符合逻辑运算法则的是( ).A. C·C=C2
B. 1+1=10
C. 0<1
D. A+1=1

10. 为实现将JK触发器转换为D触发器，应使（ ）A. J=D,K=/D
B. K=D,J=/D
C. J=K=D
D. J=K=/D

11. 若在编码器中有50个编码对象，则要求输出二进制代码位数为（ ）位A. 5
B. 6
C. 10
D. 50

12. 对于D触发器，欲使Qn+1=Qn，应使输入D=（ ）A. 0
B. 1
C. Q
D. /Q

13. 欲使JK触发器按Qn+1=1工作，可使JK触发器的输入端（ ）A. J=K=1
B. J=1,K=0
C. J=K=/Q或B
D. J=K=0

14. 把一个5进制计数器与一个10进制计数器串联可得到（ ）进制计数器A. 4
B. 5
C. 9
D. 20

15. 以下代码中为无权码的为( ).A. 8421BCD码
B. 5421BCD码
C. 余三码
D. 2421码

16. 描述触发器的逻辑功能的方法不包括（ ）A. 状态转表
B. 特性方程
C. 状态转换图
D. 状态方程

17. 在下列触发器中，有约束条件的是（ ）A. 主从JK F/F
B. 主从D F/F
C. 同步RS F/F
D. 边沿D F/F

18. 同步计数器和异步计数器比较，同步计数器的显著优点是（ ）。A. 工作速度高
B. 触发器利用率高
C. 电路简单
D. 不受时钟CP控制

19. N个触发器可以构成最大计数长度（进制数）为（ ）的计数器A. N
B. 2N
C. N的平方
D. 2的N次方

20. 对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T=（ ）A. 0
B. 1
C. Q
D. /Q或1

21. 以下代码中为恒权码的为( ).A. 循环码
B. 5421BCD码
C. 余三码
D. 格雷码

22. 下列触发器中，有空翻现象的有（ ）A. 边沿D触发器
B. 主从RS触发器
C. 同步RS触发器
D. 主从JK触发器

23. 欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端（ ）A. J=K=1
B. J=Q,K=/Q
C. J=/Q ,K=Q
D. J=Q,K=1

24. N个触发器可以构成能寄存（ ）位二进制数码的寄存器A. N-1
B. N
C. N+1
D. 2N

25. 对于T触发器，若原态Qn=1，欲使新态Qn+1=1，应使输入T=（ ）A. 0或/Q
B. 1
C. Q
D. /Q

26. 一位十六进制数可以用( )位二进制数来表示A. 1
B. 2
C. 4
D. 16

27. 下列逻辑电路中为时序逻辑电路的是（ ）A. 变量译码器
B. 加法器
C. 数码寄存器
D. 数据选择器

28. 卡诺图上变量的取值顺序是采用( )的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。A. 二进制码
B. 循环码
C. ASCII码
D. 十进制码

29. A+BC= ( ).A. A+B
B. A+C
C. （A+B）（A+C）
D. B+C

30. 对于JK触发器，若J=K，则可完成（ ）触发器的逻辑功能A. RS
B. D
C. T
D. T'
31. 程序控制中,常用下列哪种电路作定时器（ ）A. 比较器
B. 计数器
C. 译码器
D. 编码器

32. 存储8位二进制信息要（ ）个触发器A. 2
B. 3
C. 4
D. 8

33. 常用的BCD码有( ).A. 奇偶校验码
B. 格雷码
C. 8421码
D. 汉明码

34. 以下电路中，加以适当辅助门电路，（ ）适于实现单输出组合逻辑电路A. 奇偶校验器
B. 数据选择器
C. 数值比较器
D. 七段显示译码器

35. 在一个8位的存储单元中，能够存储的最大无符号整数是( ).A. （256）10
B. （127）10
C. （FE）16
D. （255）10

36. 在何种输入情况下，“或非”运算的结果是逻辑1( ).A. 全部输入是0
B. 全部输入是1
C. 任一输入为0，其他输入为1
D. 任一输入为1

37. 同步时序电路和异步时序电路比较，其差异在于后者（ ）A. 没有触发器
B. 没有统一的时钟脉冲控制
C. 没有稳定状态
D. 输出只与内部状态有关

38. 在下列逻辑电路中，不是组合逻辑电路的有（ ）A. 译码器
B. 编码器
C. 全加器
D. 寄存器

39. 当逻辑函数有n个变量时，共有( )个变量取值组合？A. n
B. 2n
C. n的平方
D. 2的n次方

1. 一个8选一数据选择器的数据输入端有（D）个
A. 1
B. 2
C. 3
D. 8 数据端有8个，地址端3个，数据输出1个

2. 8位移位寄存器，串行输入时经（D）个脉冲后，8位数码全部移入寄存器中
A. 1
B. 2
C. 4
D. 8 每个脉冲移入1位

3. 下列触发器中，没有约束条件的是（D）
A. 基本RS触发器 只要是RS触发器，都有约束条件：不得出现R=S=1的情况
B. 主从RS触发器
C. 同步RS触发器
D. 边沿D触发器

4. 与十进制数（53.5）10等值的数或代码为(A).
A. (0101 0011.0101)8421BCD
B. (36.8)16 --- 54.5
C. (100101.1)2 -----37.5
D. (65.7)8 -------53.875

5. 一个16选一的数据选择器，其地址输入（选择控制输入）端有（C）个.
A. 1
B. 2
C. 4 2^4 = 16
D. 16

6. 边沿式D触发器是一种（C）稳态电路
A. 无
B. 单
C. 双
D. 多

7. 在何种输入情况下，“与非”运算的结果是逻辑0(D).
A. 全部输入是0
B. 任一输入是0
C. 仅一输入是0
D. 全部输入是1 1 AND 1 = 1, 所以 NOT（1 AND 1） = 0

8. 与八进制数(47.3)8等值的数为(A).
A. (100111.011)2 3位2进制对应1为8进制
B. (27.8)16
C. (27.3)16
D. (100111.11)2

9. 以下表达式中符合逻辑运算法则的是(D).
A. C·C=C2
B. 1+1=10
C. 0<1
D. A+1=1

10. 为实现将JK触发器转换为D触发器，应使（ A ）
A. J=D,K=/D
B. K=D,J=/D
C. J=K=D
D. J=K=/D

11. 若在编码器中有50个编码对象，则要求输出二进制代码位数为（B）位
A. 5
B. 6 2^6 = 64 > 50
C. 10
D. 50

12. 对于D触发器，欲使Qn+1=Qn，应使输入D=（ C ）
A. 0
B. 1
C. Q
D. /Q

13. 欲使JK触发器按Qn+1=1工作，可使JK触发器的输入端（ B ）
A. J=K=1
B. J=1,K=0
C. J=K=/Q或B
D. J=K=0

14. 把一个5进制计数器与一个10进制计数器串联可得到（ D ）进制计数器
A. 4
B. 5
C. 9
D. 20 新计数器的模是10的整倍数

15. 以下代码中为无权码的为( C ).
A. 8421BCD码
B. 5421BCD码
C. 余三码
D. 2421码

16. 描述触发器的逻辑功能的方法不包括（ B ）
A. 状态转表
B. 特性方程
C. 状态转换图
D. 状态方程

17. 在下列触发器中，有约束条件的是（ C ）
A. 主从JK F/F
B. 主从D F/F
C. 同步RS F/F
D. 边沿D F/F

18. 同步计数器和异步计数器比较，同步计数器的显著优点是（ A ）。
A. 工作速度高
B. 触发器利用率高
C. 电路简单
D. 不受时钟CP控制

19. N个触发器可以构成最大计数长度（进制数）为（ D ）的计数器
A. N
B. 2N
C. N的平方
D. 2的N次方

20. 对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T=（D）
A. 0 保持
B. 1 翻转
C. Q 保持
D. /Q或1 翻转，选这个是因为答案比较全

21. 以下代码中为恒权码的为( B ).
A. 循环码
B. 5421BCD码
C. 余三码
D. 格雷码

22. 下列触发器中，有空翻现象的有（ D ）
A. 边沿D触发器
B. 主从RS触发器
C. 同步RS触发器
D. 主从JK触发器

23. 欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端（B）
A. J=K=1
B. J=Q,K=/Q 当Qn=0，J=0，K=1，输出0；当Qn=1，J=1，K=0，输出1
C. J=/Q ,K=Q
D. J=Q,K=1

24. N个触发器可以构成能寄存（B）位二进制数码的寄存器
A. N-1
B. N
C. N+1
D. 2N

25. 对于T触发器，若原态Qn=1，欲使新态Qn+1=1，应使输入T=（A）
A. 0或/Q
B. 1
C. Q
D. /Q

26. 一位十六进制数可以用( C )位二进制数来表示
A. 1
B. 2
C. 4
D. 16

27. 下列逻辑电路中为时序逻辑电路的是（C）
A. 变量译码器
B. 加法器
C. 数码寄存器
D. 数据选择器

28. 卡诺图上变量的取值顺序是采用( B )的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。
A. 二进制码
B. 循环码
C. ASCII码
D. 十进制码

29. A+BC= ( C ).
A. A+B
B. A+C
C. （A+B）（A+C）
D. B+C

30. 对于JK触发器，若J=K，则可完成（C）触发器的逻辑功能
A. RS
B. D
C. T
D. T'问题补充：

31. 程序控制中,常用下列哪种电路作定时器（ B ）
A. 比较器
B. 计数器
C. 译码器
D. 编码器

32. 存储8位二进制信息要（ D ）个触发器
A. 2
B. 3
C. 4
D. 8

33. 常用的BCD码有( C ).
A. 奇偶校验码
B. 格雷码
C. 8421码
D. 汉明码

34. 以下电路中，加以适当辅助门电路，（ B ）适于实现单输出组合逻辑电路
A. 奇偶校验器
B. 数据选择器
C. 数值比较器
D. 七段显示译码器

35. 在一个8位的存储单元中，能够存储的最大无符号整数是( D ).
A. （256）10
B. （127）10
C. （FE）16
D. （255）10

36. 在何种输入情况下，“或非”运算的结果是逻辑1( A ).
A. 全部输入是0
B. 全部输入是1
C. 任一输入为0，其他输入为1
D. 任一输入为1

37. 同步时序电路和异步时序电路比较，其差异在于后者（ B ）
A. 没有触发器
B. 没有统一的时钟脉冲控制
C. 没有稳定状态
D. 输出只与内部状态有关

38. 在下列逻辑电路中，不是组合逻辑电路的有（ D ）
A. 译码器
B. 编码器
C. 全加器
D. 寄存器

39. 当逻辑函数有n个变量时，共有( D )个变量取值组合？
A. n
B. 2n
C. n的平方
D. 2的n次方

总算做完了，采纳的话，记得加分啊，哈哈 参考技术A 发了本回答被提问者采纳 参考技术B 1 参考技术C 这个学太久了，都忘了，哥以前是高手哦 参考技术D 作业要自己做的哦

数字电路

根据逻辑功能的不同特点：

　　1.组合逻辑电路即组合电路

　　2.时序逻辑电路即时序电路

组合逻辑电路：电路任意时刻的输出信号，仅取决于该时刻的输入信号，与输入信号作用前电路状态无关。组合逻辑电路不包含有存储单元

组合逻辑电路分析方法：已知逻辑电路——写出逻辑表达式——适当的化简与变换——列出真值表或功能表——分析逻辑功能

地址有高地位之分，下标数字大的为高位，小的为低位，同时地址的位数与数据的位数满足2的n次方。

地址输入的取值组合对应数据输入端D的下标。

组合电路的设计方法：

　　根据给定问题进行逻辑抽象（分析事件的因果关系，确定输入变量和输出变量；定义逻辑状态的含义）——列出真值表或功能表——根据真值表写出符合最小项或最大项的标准表达式——适当化简变换（变换为满足器件要求的表达式）——选择合适器件实现——画出器逻辑电路图

对具有n位地址输入的数据选择器而言，可实现n+1个输入变量以下的单输出的逻辑函数，即数据选择器可作为函数发生器使用

常用组合电路：

　　编码器：在数字电路中，将不同的事物用二进制代码表示的电路，称之为编码器

　　BCD码（8421码）：十进制数的二进制代码

　　译码器：将二进制代码译成对应输出的高低电平信号地电路