serdes 时钟和数据要不要等长

Posted

tags:

篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了serdes 时钟和数据要不要等长相关的知识,希望对你有一定的参考价值。

参考技术A 前者是以太网MAC与PHY之间的媒体接口(单工) 后者是通用可编程串行接口(双工)serdes是差分输出输入,各一对差分线。SGMII只是一个普通高速串行信号SGMII--Serial Gigabit Media Independent Interface SGMII是PHY与MAC之间的接口,类似与GMII和RGMII,只不过GMII和RGMII都是并行的,而且需要随路时钟,PCB布线相对麻烦,而且不适应背板应用。而SGMII是串行的,不需要提供另外的时钟,MAC和PHY都需要CDR去恢复时钟。另外SGMII是有8B/10b编码的,速率是1.25GSerdes一般集成在高端FPGA上,或专用加串/解串器IC。比较通用,如PCI-E,SATA等。差分结构更稳定,当然规格不同最大速率不同。如Lattice的FPGA EPC3 是4路serdes 3.25G

SERDES中,时钟数据恢复的基础是什么?

通常CDR协议运行在较高的数据速率和较长的传送距离,因此带来很大的设计挑战。在SERDES(Serializer-Deserializer)应用中,顾名思义, CDR接收晶必须从数据中恢复嵌入的时钟。更准确地说,是从数据信号的交换中*时钟。CDR发送器首先串行发送数据,然后将数据转换成8b/10b编码方案。编码处理获得8位数据并将其转换成10位符号。8b/10b编码方式可以在数据线上传送相等数目的0和1,从而减少码间干扰,并提供足够多的数据边沿,以便接收器在收到的数据流上锁定相位。发送器将系统时钟倍频至传送比特率,并以该速率在TX差分对上发送8b/10b数据。CDR接收器的任务首先是在RX差分位流上锁定相位,然后接收器按照恢复的时钟进行数据位对齐,接着用接收器的参考时钟进行字对齐。最后,将数据进行8b/10b解码,供系统使用。在CDR系统中,发送和接收系统通常拥有完全独立的系统时钟。这两个时钟在一个特定的变化范围内非常关键,这个范围大约是数百个PPM 

以上是关于serdes 时钟和数据要不要等长的主要内容,如果未能解决你的问题,请参考以下文章

SerDes知识详解

转载xilinx 高速收发器Serdes深入研究

在DDR的PCB布线中提到,数据线可以分组等长,各组之间可以不等长,那怎样保证32位数据的时序呢?

在DDR的PCB布线中提到,数据线可以分组等长,各组之间可以不等长,那怎样保证32位数据的时序呢

SerDes接口——架构与电路

FPGA噪声干扰