FPGA的学习:PLL-IP核的调用

Posted 石小舟

tags:

篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了FPGA的学习:PLL-IP核的调用相关的知识,希望对你有一定的参考价值。

锁相环是最常用的IP核之一,其性能强大,可以对输入到FPGA的时钟信号进行任意分频、倍频、相位调整、占空比调整,从而输出一个期望时钟。
其基本原理如下:

以上是关于FPGA的学习:PLL-IP核的调用的主要内容,如果未能解决你的问题,请参考以下文章

FPGA中使用vhdl核的DFT相位和幅度

FPGA教程案例24通过cordic核计算复数的相位

[从零开始学习FPGA编程-53]:高阶篇 - 基于IP核的FPGA开发-PLL锁相环IP核的原理与配置(Xilinx)

[从零开始学习FPGA编程-54]:高阶篇 - 基于IP核的FPGA开发-PLL锁相环IP核的原理与配置(Altera)

[从零开始学习FPGA编程-51]:高阶篇 - 基于IP核的FPGA开发- 什么是FPGA IP核(软核固核硬核)与学习方法

FPGA教程案例9基于vivado核的时钟管理器设计与实现