verilog求解释
Posted
tags:
篇首语：本文由小常识网(cha138.com)小编为大家整理，主要介绍了verilog求解释相关的知识，希望对你有一定的参考价值。
reg[3:0]out1,out2,out3;
reg是什么？
[3:0]又表示什么？
[3:0]表示的后边的变量"out1,out2,out3"这3个变量都是4位位宽的总线。以out1为例，就是out1[3],out1[2],out1[1],out1[0] 参考技术A reg表示register数据类型。
[3:0]表示位宽，4bits位宽，从高到低…
解释完了。
以上是关于verilog求解释的主要内容，如果未能解决你的问题，请参考以下文章