SR锁存器与D锁存器设计与建模

Posted

tags:

篇首语：本文由小常识网(cha138.com)小编为大家整理，主要介绍了SR锁存器与D锁存器设计与建模相关的知识，希望对你有一定的参考价值。

⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。

以上是关于SR锁存器与D锁存器设计与建模的主要内容，如果未能解决你的问题，请参考以下文章

verilog中为啥锁存器要在电平触发方式下生成

从头学起Verilog：时序逻辑基础与回顾

D触发器深入详细介绍(zhuanzai)

FPGA基础知识锁存器触发器寄存器和缓冲器的区别

时序电路—之锁存器

从零开始自制CPU之学习篇03锁存器与触发器