从零开始自制CPU之学习篇03锁存器与触发器
Posted flashsun
tags:
篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了从零开始自制CPU之学习篇03锁存器与触发器相关的知识,希望对你有一定的参考价值。
本篇学习了两种锁存器:SR Latch和D Latch,一种触发器:D flip flop
SR Latch:SR—锁存器
初始状态下,S和R都为0,Q和Q‘随机有一个为1另一个 为0(取决于电流速度)。当把S弄成1后,Q为1,此后无论S怎么变化Q都为1。对R也是如此。
一句话总结就是:输出端可以记住S和R最后一次为1的是哪个。这个记住就是存了。
D Latch:D—锁存器
此为对SR锁存器的优化,D相当于原来的S和R,这不但方便操作,还屏蔽了S和R均为1这种不规范操作。
EN是enable的意思,可以控制锁存器是否存D,否则为忽略D数据(不存)
D flip-flop:D—触发器
将D锁存器的EN端改为时钟即为D触发器,功能简单说就是:在时钟上升沿锁存数据
参考视频:eater.net
以上是关于从零开始自制CPU之学习篇03锁存器与触发器的主要内容,如果未能解决你的问题,请参考以下文章
[从零开始学习FPGA编程-30]:进阶篇 - 基本时序电路-锁存器(Verilog语言)
[从零开始学习FPGA编程-29]:进阶篇 - 基本时序电路-时序电路的两大基本特征(状态记忆与时钟触发)
[从零开始学习FPGA编程-31]:进阶篇 - 基本时序电路-RS触发器(Verilog语言)