对综合产生的门级网表（Gate-level）进行编译仿真
一：什么是后仿
前仿不包括时序信息，即当作理想的器件看待，仅仅验证代码的功能；后仿，在有时序信息，有延迟情况下（器件自身的延迟，传输线上的延时等，与工艺器件有关）的仿真；后仿主要关注Toggle覆盖率，因为门级网表里面没有RTL级代码，没有if，case等，都是与或非门等。
RTL级通过DC综合得到门级网表，布局布线得到门级网表，将两个门级网表加起来才是真正的网表文件；在本文中，我们只关注DC吐出来的网表以说明后仿。
+rad可以对仿真进行优化。
DC后不仅生成门级网表（也是.v文件），还产生.sdf文件（standard delay format，记录单元的时序的信息）。
二：后仿流程
