PCI Express 系统体系结构标准教材

Posted 2020-09-18 波罗蜜

第1章 体系结构展望

1.1 第一代总线：ISA,EISA,VESA

     第二代总线：PCI, AGP, PCI-X

     第三代总线：PCIE

1.2 PCIE的存储器、IO和配置地址空间与PCI和PCI-X的地址空间相同。现有的驱动无需改动可以在PCIE运行

     中断控制器在南桥

     33MHz的PCI峰值带宽为4KB*33=133MB/s

1.3 I/O总线体系结构

 

1） PCI设备使用4个中断信号（INTA#,B,C,C) 触发中断控制器的中断请求，然后中断控制器向CPU声明INTR信号

2） 3种类型的地址空间

     配置地址空间：每个PCI功能最多有256B， CPU通过北桥的IO映射数据和地址端口间接访问配置空间

                

 

3）最新一代的intel PCI芯片组，把南北桥换成了MCH, ICH

4）PCI-X 比PCI 频率更高，PCI-X设备可以插入PCI插槽，反之亦然。PCI-X 峰值达到1064MB/s

 

 第2章 体系结构概述

2.1 PCIE 事务

 通信 涉及 处理层数据包（Transaction Layer packet, TLP) 的收发

 PCIE事务包括：1）存储器事务，2）IO事务，3）配置事务，4）消息事务

2.2 PCIE的设备层

 有 处理层，数据链路层，物理层； 对应的数据包为TLP, DLLP, PLP

 1）处理层有虚拟信道缓冲区（VC缓冲区），流控，TLP排序，QoS也在此层（PCI不支持QoS)；

  缓冲区用于数据的收发，流控避免缓冲区溢出；

  流控是硬件自动管理的；

  QoS 指的是以不同的优先级，确定的延迟及带宽 路由不同应用程序的数据包通过结构的能力。

   如视频对时间要求高，SCSI对正确性要求高，所以视频数据包的优先级高。VC仲裁会优先通过视频数据包

 2）流量类别TC，是数据包的一个TLP头字段， TC会映射到虚拟信道VC

    可实现最多8个VC缓冲区，

2.3 非报告存储器读事务

   两个阶段：请求者发送存储器读请求TLP给完成者；接收来自完成者的带数据的完成。