v3学院 FPGA专家 带你学习FPGA实现格雷码跨时钟域异步fifo
Posted
tags:
篇首语：本文由小常识网(cha138.com)小编为大家整理，主要介绍了v3学院 FPGA专家 带你学习FPGA实现格雷码跨时钟域异步fifo相关的知识，希望对你有一定的参考价值。
当由慢时钟域到快时钟域，肯定需要一个buffer做缓冲，这样才能完成时钟域的转换。一般这种情况都选择FIFO来做缓冲。
当读写FIFO的时钟不同那么称为异步FIFO，FIFO就是一个”环形存储器”读操作会把读指针指向下一个读数据，写操作会把写指针指向下一个写数据地址。当读指针追上写指针时称作读空，当写地址追上读地址时称作写满。
读空，写满标志的产生
格雷码地址编码产生
异步fifo整体逻辑框图
请扫二维码加入fpga圈
代码实现请持续关注，下次讲解！
本文章原创，来自v3学院 www.v3edu.org
以上是关于v3学院 FPGA专家 带你学习FPGA实现格雷码跨时钟域异步fifo的主要内容，如果未能解决你的问题，请参考以下文章
V3学院带你学习-缩短汉明码Hamming(12,8)的FPGA实现
FPGA培训专家 V3学院带你学习 使用modesim仿真工具