数字电路与系统-组合逻辑电路的竞争冒险现象3

Posted 照破山河万朵

tags:

篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了数字电路与系统-组合逻辑电路的竞争冒险现象3相关的知识,希望对你有一定的参考价值。

本节谈论逻辑冒险

1.初论逻辑冒险

定义:单个信号变化引起的冒险;多个信号变化引起的冒险,且不是功能冒险。最本质是门延迟引起的冒险。

延时时间长是指变,“延”字有延长之意,相当于有惯性。

在这里,重点是整个门的延迟,是前面级数中,门电路输血的延迟(本质还是输入变化的延迟,迟钝,慢半拍)。我们将逻辑冒险和前述的功能冒险进行对比,同样是延时,功能冒险的延时,来源于同一个门电路的多个输入之间的延时,它们之间的相互影响,导致这个门电路的输出有变化,但是逻辑冒险是不同门电路的输入间的延时或单个输入导致的冒险,两者有本质的区别。我猜测,这里先介绍常见的冒险,然后依照各种冒险,再提出解决的方案,提出问题解决问题。

2.逻辑冒险的判断方法

逻辑冒险是电路设计不合理导致的?

无论是判别功能冒险还是逻辑冒险,很重要的一条是要先保证是静态冒险,前后的输出是不变,只是中间有毛刺。

卡诺图的判断方法和表达式的是一回事,只是表述不一样?

3.感受

通过学习

 

以上是关于数字电路与系统-组合逻辑电路的竞争冒险现象3的主要内容,如果未能解决你的问题,请参考以下文章

数字电路中的竞争冒险以及解决

竞争冒险毛刺脉冲都是什么呢?

硬件竞争和冒险

竞争与冒险——随笔

数字逻辑与EDA设计

2017.0404.数字电路与系统-时序逻辑电路