在FPGA设计中，激励 是啥意思？能够给个激励的具体解释呢，谢谢

Posted 2023-03-29

激励是用来仿真的，就像你在波形仿真的时候给时钟添加了时钟波形，而激励仍是自己用语言实现的追问

这个例子还是看不懂，可否再举个浅显的例子，因为我也没做过波形仿真，本人不是做FPGA的，没有这样的知识结构，见谅。

追答

比如说你写了个代码要让时钟上升沿来的时候某变量a做加1的动作，那么你在没有真实时钟源的情况下看不到a加1，所以你就给这代码加个激励，这个激励就相当于你需要的这个时钟源，然后代码就能做出相应，就能看到a加1

参考技术A 举个简单的例子，时钟输入信号就是一个激励源，它让FPGA工作。激励就是信号的输入，使FPGA工作并产生输出。 参考技术B 激励文件我理解的就是仿真给的信号吧，比如你做个计算器，想验证一下计算器算的对不对，就给它输入两个加数，让计算器去计算，你再看计算的结果。这两个加数就是放在激励文件里面的，而不是放在计算器里面的。 参考技术C 激励是输入，响应是输出

FPGA测试的时候需要编写测试模块，即激励模块，在编写测试模块时啥时候需要产生输入激励信号?

如题。

参考技术A 在设计中，在某一次测试时，并不是所有模块你都想测试到。这时候你可以只关注你的目标模块，所有其他模块输送给目标模块的信号都可以用激励的形式来产生。所谓激励就是触发你的目标模块工作的外部因素。当然，如果这个模块范围扩大到整个芯片时，激励就是其他芯片给fpga的信号。

用一个简单的例子。你想知道某个模块是不是如你设计的一样，能完成某个功能。那么在测试的时候，应该写一个测试模块，将其输出信号作为目标模块的输入，然后检查目标模块的输出，看是否如你所想。这个测试模块的输出就是激励信号。至于你想什么时候输出，这个看你自己的需求了，想啥时输出就啥时输出。只要能尽量遍历你的实际应用场景就可以了