FIFO深度

Posted _9_8

tags:

篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了FIFO深度相关的知识,希望对你有一定的参考价值。

async fifo的full和empty的判断:

1)binary进制,MSB相同时,LSB也相同,empty;

                     MSB不同时,LSB相同,full

2)gray code,MSB相同时,LSB也相同,empty;

                    MSB不同,MSB-1也不同,LSB相同,full;

 

ASYNC FIFO中的empty和full的控制流,

首先ptr,    ptr_w--------binary++---------gray code-------FF(wclk)--------SYNC FF(rclk)-------ptr_r

然后empty

fifo的深度问题:

fifo主要做异步时钟域之间的数据缓存功能。

首先应该理解清楚,该FIFO的应用场景,这会直接关系到需要缓存的数据量,FIFO的深度。

其次,在数据缓存的过程中,最好是不发生fifo,满而等待的情况,所以从带宽角度来看,一般是写的带宽大于读的带宽,

         但是在这种情况下,如果写操作是连续操作,再大的FIFO也是没有意义的,所以FIFO的写入操作一般是基于Burst的,

         在这种写不连续的情况下,通过FIFO,来最小化,大的带宽到小的带宽的转变。

 

所以FIFO的深度只与,两个带宽最大的差有关。

BW = Freq * Data_width

 

一般考虑的场景:空闲------Burst传输------空闲------Burst传输

极端的场景:空闲-------Burst传输-------Burst传输------空闲(背靠背传输)

 

一般的场景:T(Burst)*BW(read)+FIFO depth >= T(Burst)*BW(write)

                 且保证空闲时间内,slave可以把FIFO读空。(T(空闲)*BW(read) >= FIFO depth)

极端的场景:2*T(Burst)*BW(read)+FIFO depth >= T(Burst)*BW(write)

                 且保证空闲时间内,slave可以把FIFO读空。(T(空闲)*BW(read) >= FIFO depth)

以上是关于FIFO深度的主要内容,如果未能解决你的问题,请参考以下文章

FIFO深度计算

FIFO深度

verilog常考面试题之同步FIFO设计(给定位宽和深度)

verilog常考面试题之同步FIFO设计(给定位宽和深度)

verilog常考面试题之同步FIFO设计(给定位宽和深度)

FPGA开发基础————异步FIFO深度的计算与分析