告诉与HDI相关的知识与工艺

Posted

tags:

篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了告诉与HDI相关的知识与工艺相关的知识,希望对你有一定的参考价值。

在电子产品趋于多功能复杂化的前提下,集成电路元件的接点距离随之缩小,信号传送的速度则相对提高,随之而来的是接线数量的提高、点间配线的长度局部性缩短,这些就需要应用高密度线路配置及微孔技术来达成目标。配线与跨接基本上对单双面板而言有其达成的困难,因而电路板会走向多层化,又由于信号线不断地增加,更多的电源层与接地层就为设计的必须手段,这些都促使多层印刷电路板(Multilayer Printed Circuit Board)更加普遍。

01

基本概念

【HDI】: high Density interconnection的简称,高密度互连,非机械钻孔,微盲孔孔环在6mil以下,内外层层间布线线宽/线隙在4mil以下,焊盘直径不大于0.35mm的增层法多层板制作方式称之 为HDI板。

【微孔】:在PCB中,小于6mil(5um)的孔被称为微孔

【肓孔】:Blind via的简称,实现内层与外层之间的连接导通

【埋孔】:Buried via的简称,实现内层与内层之间的连接导通

盲进孔大都是直径为0.05mm~0.15mm的小孔,埋盲孔成孔方式有激光成孔,等离子蚀孔和光致成孔,通常采用激光成孔,而激光成孔又分为C02和YAG紫外激光机(UV)。

02

HDI板板料

HDI 板板料有 RCC和FR-4

(1)RCC : Resin coated copper的简称,涂树脂铜箔。RCC是由表面经粗化、耐热、防氧化等处理的铜箔和树脂组成的RCC的树脂层,具备与FR-4粘结片(Prepreg)相同的工艺性。

此外还要满足积层法多层板的有关性能要求,如:

a.高绝缘可靠性和微导通孔可靠性;

b.高玻璃化转变温度(Tg);

c.低介电常数和低吸水率;

d.对铜箔有较高的粘和强度;

e.固化后绝缘层厚度均匀;

f.不含玻璃介质层,易于镭射以及等离子微孔成形;

g.薄介电层

(2)FR-4板料:厚度≤4mil时使用。铜箔要求:当客户无要求时,基板上铜箔在传统PCB内层优先采用1 oz, HDI板优先使用Hoz,内外电镀层铜箔优先使用1/3oz。

03

镭射成孔

镭射成孔包括CO2及YAG UV激光成孔

压合一次后钻孔→ 外面再压一次铜箔→ 再镭射→ 一阶

压合一次后钻孔→外面再压一次铜箔→再镭射,钻孔→外层再压一次铜箔→再镭射→ 二阶

镭射的次数是几次,就是几阶了。

镭射成孔的原理:镭射光是当“射线”受到外来的刺激,而增大能量下所激发的一种强力光束,其中红外光或可见光拥有热能,紫外光则另具有化学能。射到工作物表面时会发生反射、吸收及穿透等三种现象,其中只有被吸收者才会发生作用。

而其对板材所产生的作用又分为光热烧蚀与光化裂蚀两种不同的反应。

YAG的UV激光成孔:可以聚集微小的光束,且铜箔吸收率比较高,可以除去铜箔,可烧至4mil以下的微盲孔,与C02激光成孔在孔底会残留树脂相比其孔底基本不会残留有树脂,但却容易伤孔底的铜箔,单个脉冲的能量很少,加工效率低。(YAG、UV : 波长: 355的,波长相当短,可以加工很小的孔,可以被树脂和铜同时吸收)不需要专门的开窗工艺

CO2激光成孔:采用红外线的CO2镭射机,CO2不能被铜吸收,但能吸收树脂和玻璃纤维。—般的微盲孔成孔方式如下:

A.开铜窗法Conformal Mask是在内层Core板上先压RCC然后开铜窗,再以镭射光烧除窗内的基材即可完成微盲孔。详情是先做FR-4的内层核心板,使其两面具有已黑化的线路与靶标(Target Pad),然后再压合,接着根据蚀铜窗菲林去除盲孔位置对应铜皮再利用CO2镭射光烧掉窗内的树脂,即可挖空到底垫而成微盲孔(铜窗与盲孔大小一致)

B.开大铜窗法Large Conformal mask所谓“开大窗法”是将铜窗扩大到比盲孔单边大1mil左右。一般若孔径为6mil时,其大窗口可开到8mil。 多数板厂采用此方法作业:

制作流程:

开料→开大铜窗→钻L2-L3埋孔→除胶渣→电镀埋孔→树脂塞孔→内层图形→压合→L1-l2&L4-L3层开大铜窗(通窗比盲孔孔径单边大1mil(蚀刻))→L1-2&L4-3层雷射钻盲孔→除胶渣2次→电镀盲孔(脉冲电镀)→树脂塞孔→磨板+减铜→机械钻孔→正常流程更多关于pcb相关知识上捷配网www.jiepei.com/g532

以上是关于告诉与HDI相关的知识与工艺的主要内容,如果未能解决你的问题,请参考以下文章

CAPP集成化工艺设计与管理系统

国产CPU制造工艺与部分性能总结

pc注塑常识

铸件成型工艺设计

晶圆的生产工艺流程与芯片生产工艺流程

FinFET与2nm晶圆工艺壁垒