FPGA开发流程,关于图像处理

Posted yicool

tags:

篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了FPGA开发流程,关于图像处理相关的知识,希望对你有一定的参考价值。

1、关于怎么使用fifobram

(1) 我需要一个人给我确切的说法,为什么需要人告诉?怎么从文档里总结?时序图。

(2) 别人都提供了哪些信息。

① 1、有几根信号线,各个信号线都有什么作用。

② 各个信号线的对应时序。需要测试验证。

2、对于时序的测试验证方式:

1)数据验证

对应使能信号下的数据输出。顺序和逆序输出看对应数据。

2

该怎么做验证?正序设计和逆序验证。

根据时序图,正序设计时序图,什么使能条件下,输出数据。

根据输出结果,逆序验证使能信号,或者使能信号下的数据是否和设计输出一致。

针对不一致的情况该怎么分析

1、不出图的原因。

(1) 检查各使能信号(数据量不满足),比如ADV7179需要每张图都有一定的消影区和视频有效区,如果不满足就不出图。

(2) 测数据输出电压。模拟视频数据输出的电压值为1.2V左右。在数据输出中,场信号是负电平,只有有一段由高到低但是明显和数据电压不一样的波形,是消影区。加了一推三之后,数据输出电压不对,导致没有数据输出。

(3) 输出波形图:包括电压的峰值,时钟频率,数据输出频率。

2、抖图,乱图的原因。

(1) 数据量不匹配。该问题主要会导致图像中部分显示输出异常。至于在哪的数据量,需要靠经验检测。一般测试应该从头到尾看一张图的输出是否能和设计的时序相匹配。

(2) 时钟不准确。该问题主要会导致整张图闪乱,而且会显得没有规律。

3、找到问题后,该怎么解决。

1、整体分析,部分验证排查。

对于具体问题,整体分析可能导致的原因。单一变量验证,最主要的是要和设计时的时序及功能指标相吻合。

技能点:

1、对verilog来说,重点理解阻塞和非阻塞赋值。

2、在同一时钟下,对某一寄存器进行计数时,使能信号要往后延一拍。

 

回到起点了,怎么理解设计时序和功能指标,而且不同的设计有不同的使用需求以及设备需求。比如7179要求齐偶行输出。Max9218要求匹配芯片,包括时序匹配,上升沿和下降沿匹配等等。正常使用时,

相关:不同的芯片,先了解设计原理,然后再了解为什么需要这样设计,最后也就知道为什么要做这样的设计。比如为什么芯片需要powdownMax9218Max9247,是匹配芯片,所以要要求时钟匹配。因为有传输延迟,所有要有90度的相位差。

以上是关于FPGA开发流程,关于图像处理的主要内容,如果未能解决你的问题,请参考以下文章

数字信号处理相关3(Vivado HLS 开发流程简介(高级综合)(FPGA))

Simulink HDL Coder FPGA开发实践之 基本使用流程介绍

Simulink HDL Coder FPGA开发实践之 基本使用流程介绍

Simulink HDL Coder FPGA开发实践之 基本使用流程介绍

FPGA组成工作原理和开发流程

FPGA开发流程1(详述每一环节的物理含义和实现目标)