verilog数字高位扩展表示方法

Posted

tags:

篇首语：本文由小常识网(cha138.com)小编为大家整理，主要介绍了verilog数字高位扩展表示方法相关的知识，希望对你有一定的参考价值。

verilog 符号扩展
Sign-extending the 24-bit signed (two's complement) immediate to 30 bits.将24位的符号数进行符号扩展成30位的,怎么扩展啊?

参考技术A 用拼接的方式.
比如,你的a的24bit是a = 24‘b1010_0000_0000_0000_0000_0000
那么符号位拓展的b是b = 6’b11_1111, a

以上是关于verilog数字高位扩展表示方法的主要内容，如果未能解决你的问题，请参考以下文章

xilinx /FPGA/ verilog HDL不同位数的数相加，如何进行？

verilog阻塞赋值和非阻塞赋值的区别

verilog里的位宽是啥概念？

Verilog 4x16 解码器输出错误数据

1-1 Verilog HDL简介

verilog： 看代码时遇一问题：把两个12位的数扩展成13位相加，为啥在前面补最高位，不应该补0吗？