去耦电容 与 旁路电容 的区别

Posted 2021-10-06 ybhuangfugui

旁路电容是把电源或者输入信号中的交流分量的干扰作为滤除对象。

有了旁路电容，将电源5V中的交流分量——波动进行滤除。将蓝色波形变成粉红色波形。一般来说，靠近电源放置。

去耦电容是芯片的电源管脚，由于自身用电过程中信号跳变产生的电源管脚对外的波形输出，我们用电容进行滤除。

把信号电源管脚，输出干扰作为滤除对象，防止干扰信号返回电源。

尖峰电流的形成：

数字电路输出高电平时从电源拉出的电流Ioh和低电平输出时灌入的电流Iol的大小一般是不同的，即：Iol＞Ioh。以下图的TTL与非门为例说明尖峰电流的形成：

输出电压如右图（a）所示，理论上电源电流的波形如右图（b），而实际的电源电流保险如右图（c）。由图（c）可以看出在输出由低电平转换到高电平时电源电流有一个短暂而幅度很大的尖峰。尖峰电源电流的波形随所用器件的类型和输出端所接的电容负载而异。

       产生尖峰电流的主要原因是：

       输出级的T3、T4管短设计内同时导通。在与非门由输出低电平转向高电平的过程中，输入电压的负跳变在T2和T3的基极回路内产生很大的反向驱动电流，由于T3的饱和深度设计得比T2大，反向驱动电流将使T2首先脱离饱和而截止。T2截止后，其集电极电位上升，使T4导通。可是此时T3还未脱离饱和，因此在极短得设计内T3和T4将同时导通，从而产生很大的ic4，使电源电流形成尖峰电流。图中的R4正是为了限制此尖峰电流而设计。

这应该是他们的本质区别。去耦电容相当于电池，避免由于电流的突变而使电压下降，相当于滤纹波。具体容值可以根据电流的大小、期望的纹波大小、作用时间的大小来计算。电容如果容值很大，对更高频率的噪声，基本无效。旁路电容就是针对高频来的，也就是利用了电容的频率阻抗特性。只是旁路电容一般是针对外部噪声，也就是给开关噪声提高一条低阻抗泄防途径。高频旁路电容一般比较小，根据谐振频率一般是0.1u，0.01u等 ，而低频旁路电容一般比较大，是10u或者更大，依据电路中分布参数，以及驱动电流的变化大小来确定。

旁路电容

旁路电容（bypass）是把输入信号中的高频噪声作为滤除对象，把前级携带的高频杂波滤除。

 旁路电容的主要功能是产生一个交流分路，从而消去进入易感区的那些不需要的能量。旁路电容一般作为高频旁路器件来减小对电源模块的瞬态电流需求。 通常铝电解电容和钽电 容比较适合作旁路电容，其电容值取决于PCB板上的瞬态电流需求，一般在10至470µF范围内。

去耦电容

去耦电容（decoupling）也称退耦电容，是把芯片的电源脚的输出的干扰作为滤除对象。去耦电容在集成电路电源和地之间的有两个作用：一方面是本集成电路的蓄能电容，另一方面旁路掉该器件的高频噪声(电容对高频阻抗小，将之泻至GND)。

数字电路中，当电路从一个状态转换为另一种状态时，就会在电源线上产生一个很大的尖峰电流，形成瞬变的噪声电压，会影响前级的正常工作。这就是耦合。对于噪声能力弱、关断时电流变化大的器件和ROM、RAM等存储型器件，应在芯片的电源线（Vcc）和地线（GND）间直接接入去耦电容。

数字电路中典型的去耦电容值是0.1µF。这个电容的分布电感的典型值是5µH。 0.1µF的去耦电容有5µH的分布电感，它的并行共振频率大约在7MHz左右，也就是说，对于10MHz以 下的噪声有较好的去耦效果，对40MHz以上的噪声几乎不起作用。1µF、10µF的电容，并行共振频率在20MHz以上，去除高频噪声的效果要好一些。 每10片左右集成电路要加一片充放电电容，或1个蓄能电容，可选10µF左右。最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感。要使用 钽电容或聚碳酸酯电容。去耦电容的选用并不严格，可按C=1/F，即10MHz取0.1µF，100MHz取0.01µ。

案例分析：

采用去耦和不采用去耦的缓冲电路（测量结果）

为带去耦电容器和不带去耦电容器（C1 和C2）情况下用于驱动 R-C 负载的缓冲电路。我们注意到，在不使用去耦电容器的情况下，电路的输出信号包含高频 (3.8MHz) 振荡。对于没有去耦电容器的放大器而言，通常会出现稳定性低、瞬态响应差、启动出现故障以及其它多种异常问题。

带去耦合和不带去耦合情况下的电流

电源线迹的电感将限制暂态电流。去耦电容与器件非常接近，因此电流路径的电感很小。在暂态过程中，该电容器可在非常短的时间内向器件提供超大量的电流。未采用去耦电容的器件无法提供暂态电流，因此放大器的内部节点会下垂（通常称为干扰）。无去耦电容的器件其内部电源干扰会导致器件工作不连续，原因是内部节点未获得正确的偏置。

良好与糟糕 PCB 板面布局的对比

除了使用去耦电容器外，还要在去耦电容器、电源和接地端之间采取较短的低阻抗连接。将良好的去耦合板面布局与糟糕的布局进行了对比。应始终尝试着让去耦合连接保持较短的距离，同时避免在去耦合路径中出现通孔，原因是通孔会增加电感。大部分产品说明书都会给出去耦合电容器的推荐值。如果没有给出，则可以使用 0.1uF。

PCB布局时去耦电容摆放

对于电容的安装，首先要提到的就是安装距离。容值最小的电容，有最高的谐振频率，去耦半径最小，因此放在最靠近芯片的位置。容值稍大些的可以距离稍远，最外层放置容值最大的。但是，所有对该芯片去耦的电容都尽量靠近芯片。

下面的图1就是一个摆放位置的例子。本例中的电容等级大致遵循10倍等级关系。

还有一点要注意，在放置时，最好均匀分布在芯片的四周，对每一个容值等级都要这样。通常芯片在设计的时候就考虑到了电源和地引脚的排列位置，一般都是均匀分布在芯片的四个边上的。因此，电压扰动在芯片的四周都存在，去耦也必须对整个芯片所在区域均匀去耦。如果把上图中的680pF电容都放在芯片的上部，由于存在去耦半径问题，那么就不能对芯片下部的电压扰动很好的去耦。

 电容的安装

在安装电容时，要从焊盘拉出一小段引出线，然后通过过孔和电源平面连接，接地端也是同样。这样流经电容的电流回路为：电源平面->过孔->引出线->焊盘->电容->焊盘->引出线->过孔->地平面，图2直观的显示了电流的回流路径。

第一种方法从焊盘引出很长的引出线然后连接过孔，这会引入很大的寄生电感，一定要避免这样做，这是最糟糕的安装方式。

第二种方法在焊盘的两个端点紧邻焊盘打孔，比第一种方法路面积小得多，寄生电感也较小，可以接受。

第三种在焊盘侧面打孔，进一步减小了回路面积，寄生电感比第二种更小，是比较好的方法。

第四种在焊盘两侧都打孔，和第三种方法相比，相当于电容每一端都是通过过孔的并联接入电源平面和地平面，比第三种寄生电感更小，只要空间允许，尽量用这种方法。

最后一种方法在焊盘上直接打孔，寄生电感最小，但是焊接是可能会出现问题，是否使用要看加工能力和方式。

推荐使用第三种和第四种方法。

需要强调一点：有些工程师为了节省空间，有时让多个电容使用公共过孔，任何情况下都不要这样做。最好想办法优化电容组合的设计，减少电容数量。

由于印制线越宽，电感越小，从焊盘到过孔的引出线尽量加宽，如果可能，尽量和焊盘宽度相同。这样即使是0402封装的电容，你也可以使用20mil宽的引出线。引出线和过孔安装如图4所示，注意图中的各种尺寸。

------------ END ------------

后台回复『电子基础』『单片机』阅读更多相关文章。

欢迎关注我的公众号，回复“加群”按规则加入技术交流群，回复“1024”查看更多内容。

欢迎关注我的视频号：

点击“阅读原文”查看更多分享，欢迎点分享、收藏、点赞、在看。