关于fpga的除法

Posted 2023-04-19

我是个fpga和verilog的初学者，我想知道什么时候要自己编写除法器，为什么quartusII 11.0有“/”，还需要编写吗？它是可综合的吗

"/"是可以综合的，但是占用的是FPGA内部的DSP运算模块。
也可以用除法器IP核，占用的是LUT资源。
也可以自己写除法器，占用的也是LUT资源，但是延时，模块最高运行频率和占用资源没有使用ip核的好。

比如你想除2，那么我只需要将数右移一位，移位比写“/”要省资源的多。 参考技术A VHDL定义了运算符“/”，但参与运算的操作数只能是VHDL的数值型标量类型：整型、实型和物理量3种类型。而通常我们用于描述对象的类型是std_logic以及由它构成的数组std_logic_vector，可是在IEEE设计库的程序包std_logic_arith、std_logic_signed和std_logic_unsigned中，没有声明这种类型的“/”运算符。所以，需要自己编写除法器，或者调用厂家提供的除法器IP核。 参考技术B 一般这种情况下会调用quartus里面的除法器IP核

关于FPGA芯片选型

本人做FPGA的毕业设计
设计并实现可同时满足Xilinx、Altera和Lattice公司FPGA芯片和相应软件的实验平台基本要求：
1．FPGA兼容电路设计；2．显示电路设计；3．输入电路设计；4．扩展接口设计；5．供电系统设计；6．下载电路设计；7．PCB制版；8．配合软件进行调试。我想请问下有什么型号的FPGA芯片比较适合做这种毕设 大概价格是多少 成本越低越好

最普通的FPGA就可以实现，比如altera的ep1c系列，可以选择其中资源较少的型号，像ep1c3t144 参考技术A 可以使用cylone III系列的FPGA