VIVADO的XDC怎么实现LOC约束
Posted
tags:
篇首语：本文由小常识网(cha138.com)小编为大家整理，主要介绍了VIVADO的XDC怎么实现LOC约束相关的知识，希望对你有一定的参考价值。
参考技术A _delay 。其中，只有那些从 FPGA 管脚进入和/或输出都不经过任何时序元件的纯组合逻辑路径可以用 set_max_delay / set_min_delay 来约束，其余 I/O 时序路径都必须由set_input_delay / set_output_delay 来约束。如果对 FPGA 的 I/O 不加任何约束，Vivado 会缺省认为时序要求为无穷大，不仅综合和实现时不会考虑 I/O 时序，而且在时序分析时也不会报出这些未约束的路径。本文以下章节将会着重本回答被提问者采纳
以上是关于VIVADO的XDC怎么实现LOC约束的主要内容，如果未能解决你的问题，请参考以下文章
官方例程给了四个文件两个tcl文件，一个xdc文件，一个v文件，能在vivado下还原出整个工程吗？怎么做呢？