高速SERDES信号走线上的AC耦合电容应该放在哪个位置?

Posted

tags:

篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了高速SERDES信号走线上的AC耦合电容应该放在哪个位置?相关的知识,希望对你有一定的参考价值。

放在近端比较好一些,对于Serdes信号来说,加AC耦合电容主要是考虑近端和远端串扰,按照串扰的原理,对于理想的带状线(strip-line)来说,近端串扰相互加强,远端串扰相互抵消,因此AC耦合电容加在靠近发送端会更有效。当然对于实际的PCB layout,走线不可能是理想带状线,因为要经过top层走线、过孔等非连续走线,这些阻抗非连续点往往会引起很大的串扰,因此在实际操作中,要看具体走线的非连续点位置更集中于哪一端,比如过孔更靠近发射端还是接收端等因素。在serdes设计中,过孔等非连续点的设计很重要,比如via land的大小,anti-pad的大小,via stub等因素都会对特别是很高速的serdes信号质量至关重要。 参考技术A   原理图/PCB检查
根据SERDES应用手册要求检查原理图和PCB设计。例如对于Xilinx 7系列GTX/GTH SERDES,可以参考UG476的Board Design Guidelines检查原理图和PCB设计。 b) 板上硬件检查
使用示波器/万用表等仪器设备实际测量板上硬件,确认提供给SERDES的工作环境正常。 i. 检查电源的电压/精度/纹波/上电顺序是否符合数据手册的要求。
  例如:对于Xilinx 7系列GTX SERDES,需要对照DS182检查。 ii. 检查SERDES参考时钟频率/摆幅是否符合数据手册的要求,以及参考时钟的管脚位置是否正确。 iii. 物理通道的检查,例如确认AC耦合电容的容值是否正确,光模块是否兼容,焊接是否正常。
  2使用IBERT IBERT是一个强有力的调试工具,可以用于调整参数设置和确认系统余量,也可以用于故障现象判断。IBERT在CORE generator里产生工程和BIT文件。将BIT文件下载到FPGA后,使用ChipScope Analyzer连接到FPGA上,就会出现IBERT的GUI调试界面。

以上是关于高速SERDES信号走线上的AC耦合电容应该放在哪个位置?的主要内容,如果未能解决你的问题,请参考以下文章

PCB走线之蛇形线

高速设计学习-干货!高速串行Serdes均衡之FFE

SERDES

微带线的作用

SERDES高速系统

PCB差分线学习