上拉电阻越大波形越陡吗

Posted 2023-03-15

不是的，上拉电阻越大，会造成波形沿上升变缓。opyright © 1999-2020, CSDN.NET, All Rights Reserved

打开APP

IIC信号为什么要加上拉电阻 原创
2022-12-18 22:07:21
10点赞

小鱼教你模数电

码龄5年

关注
IIC是一个两线串行通信总线，包含一个SCL信号和SDA信号，SCL是时钟信号，从主设备发出，SDA是数据信号，是一个双向的，设备发送数据和接收数据都是通过SDA信号。

在设计IIC信号电路的时候我们会在SCL和SDA上加一个上拉电阻

今天就来分享下，为什么要在IIC信号线上加上拉电阻。

主要原因就是IIC芯片的SDA和SCL的引脚是开漏输出，就是只有一个NMOS管，不像推挽输出有两个MOS管。

当芯片SDA和SCL的引脚输出MOS管导通，IIC信号线电平为低电平

当芯片SDA和SCL的引脚输出MOS管关闭，如果没有上拉电阻，IIC信号线是处于一个高阻状态，电平是未知的，开漏输出是没有高电平的输出能力的。

所以加上上拉电阻后，当芯片SDA和SCL的引脚输出MOS管关闭，IIC信号线上的电平就是一个确切的高电平。

当多个IIC设备通过IIC总线接在一起，这就要求IIC设备间可以实现线与，而芯片的IIC引脚是开漏输出的话就能很好的实现这个线与。只要有一个IIC设备的引脚电平是低电平，那么相应的SCL或SDA总线也会成为一个低电平。 如果IIC设备引脚为推挽输出，多个IIC设备接在一条总线上很容易烧坏芯片。

IIC上拉电阻的取值

IIC信号的上拉电阻阻值不能太大，因为IIC芯片SCL和SDA引脚都存在寄生电容，同时SDA和SCL信号的走线也会有寄生电容，整个IIC总线上相当于接了一个负载电容Cl

上拉电阻过大，IIC总线高电平的驱动能力差，总线电平从0到1变化时，等效为这个RC的充电电路，上拉电阻越大，波形上升沿会变缓，一定程度会影响IIC的时序，可能会出现误码。所以这个上拉电阻不能太大。

IIC SDA和SCL信号的上升时间和总线电容在不同的模式下有不同的要求，大家可以看下这个表

IIC总线信号上升时间可以根据公式Tr=0.8473*R*Cl Cl就是IIC总线的等效负载电容

IIC信号上拉电阻也不能太小，如果太小了，当IIC引脚输出低电平时，灌进芯片IIC 引脚的电流会变大，可能会使IIC信号线的低电平变大，同时IO口电流过大还可能烧坏芯片。

我们一般要求，IIC引脚低电平时，流过芯片IIC引脚的电流小于3mA，所以如果是3.3V上拉的话，这个电阻就要R>(3.3-VoL)l3KΩ=0.96KΩ ，其中VoL是IIC引脚为低电平时的最大电压，一般是0.4V。再加上前面的这个公式我们就可以确定这个上拉电阻的取值范围

电源电压决定上拉电阻的最小值，总线负载电容决定上拉电阻的最大值。

IIC信号上拉电阻取值常用的值就是4.7K，一般小于10K，大于1K，如果IIC总线比较长，从设备比较多，可以适当降低电阻。

如果IIC总线接了很多IIC设备，是不是每个IIC设备都要加上拉电阻？

答案是否定的，我们只要在SDA和SCL总线上合适的位置各加一个上拉电阻即可，如果每个设备都加上拉，相当于这些电阻是并联在一起了，减小了电阻值。至于上拉电阻的位置一般没有特别的要求。一般加在IIC的末端。

小鱼教你模数电

微信公众号

关注我手把手教你模数电知识
打开CSDN APP，看更多技术内容

I2C总线为什么要接上拉电阻_Love coldplay的博客_i2c上拉...
没上拉电阻或者上拉电阻过大,都会导致不稳定而出现寻址不到的问题。
继续访问
I2C【2】-IIC为什么需要用开漏输出和上拉电阻bug_大城市的小蜗牛的博客...
至于为什么需要上拉电阻, 那是因为IIC通信需要输出高电平的能力. 为了实现多个主设备抢占总线时的仲裁.IIC只有两根线(SCL和SDA), 怎么判断哪个主设备占用总线(当然是先来后到了). 假设主设备A需要启动IIC, 他需要在SCL高电平时, 将...
继续访问
IIC总线上拉电阻问题
总结了一些关于IIC总线上拉电阻你一定要知道的知识总结了一些关于IIC总线上拉电阻你一定要知道的知识
IIC为什么需要用开漏输出和上拉电阻
最近在调ICM20602模块(一个六轴陀螺仪和加速度计), 使用IIC通信协议, 这个过程中遇到一个困扰我很长时间的问题. IIC协议正确, 但是一直读取失败.最后发现因为没配置GPIO为开漏输出. 推挽输出和开漏输出 推挽输出: 输出逻辑0，则N-MOS激活；输出逻辑1，P-MOS激活。 开漏输出: 在不接上拉电阻时, 输出逻辑0，则N-MOS激活；输出逻辑1，P-MOS不会激活...
继续访问
I2C为什么要用开漏输出和上拉电阻?_Hack电子的博客
I2C为什么要接上拉电阻? 因为它是开漏输出。 为什么是开漏输出? I2C协议支持多个主设备与多个从设备在一条总线上,如果不用开漏输出,而用推挽输出,会出现主设备之间短路的情况。所以总线一般会使用开漏输出。
继续访问
环境监测设备中为什么I2C接口为什么必须要加上拉电阻?_瑞奇Ricky的博客...
某客户在使用环境监测设备过程中,提出了关于为什么I2C接口为什么必须要加上拉电阻的问题。针对该问题,笔者将具体的内容进行整理,方便客户以及未来可能遇到问题的其他人作参考。环境监测设备简介:环境监测设备是基于物联网背景下,使用传感器对...
继续访问
I2C中为什么线与？为什么要有上拉电阻？
文章目录为什么采用漏极开路？为什么要加上拉电阻？为什么要线与？总结全文 系列文章：《I2C总线(1)–数据传输格式与7位地址读写》；《I2C总线(2)–10位地址读写》；《I2C总线(3)–时钟同步和仲裁》；《I2C总线(4)–高速模式》 为什么采用漏极开路？ 首先，连接到 I2C 上的设备是开漏输出的。以漏极开漏输出（OD）为例，是指将输出级电路结构改为一个漏极开路输出的 MOS 管。这样做的好处在于： 防止短路。 可以实现“线与”逻辑，可以减少一个与门的使用，简化电路。 结论：I2C支持多个主设备与
继续访问

I2C上拉电阻到底多大
I2C上啦电阻到底多大 1. I2C出现的问题 最近群里，由于大部分人都玩摄像头，在摄像头初始化，即I2C接口的初始化中，前前后后出现了很多问题，包括我自己。不能理解。。如下部分群聊记录： 我在当时在驱动ov7670的时候，由于官哥的模块上没有默认I2C的上啦电阻，导致三四天I2C时序的设计，testbench，都是如此的崩溃，想哭的冲动都用了，FPGA内部上拉也不行。。。。后来官...
继续访问
IIC通信为什么使用开漏输出+上拉电阻的模式_开漏输出接上拉电阻_Cranx...
在IIC的总线上需要增加上拉电阻,上拉电阻太大,会减慢信号由低向高电平转变的时间,上升沿变缓,影响信号上速率。 总结 IIC总线选择开漏输出的原因为推挽输出存在短路风险;且使用开漏输出可以实现线与功能;在进行上拉电阻选择时,必须根据实...
继续访问
IIC总线为什么一定要加上拉电阻以及电阻的选取
IIC为什么上拉电阻以及电阻的选取
继续访问

I2C上拉电阻
I2C的上拉电阻可以是1.5k、2.2k、4.7k，电阻的大小对时序有一定的影响，对信号的上升时间和下降时间也有影响，一般接1.5k或2.2k I2C上拉电阻确定有一个计算公式： Rmin=(Vdd(min)-0.4V)/3mA Rmax=(T/0.874)*C，T=1uS 100kHz，T=0.3uS 400kHz，C是Bus capacitance Rp最小值由Vio与上拉驱动电流(最
继续访问
IIC通信为什么加上拉电阻，怎么加？？
IIC通信通常用开漏输出，无法做到真正的高电平，如果在漏极接上拉电阻可以进行电平转换。
继续访问
模拟电路和数字电路PCB设计的区别
本文就旁路电容、电源、地线设计、电压误差和由PCB布线引起的电磁干扰(EMI)等几个方面，讨论模拟和数字布线的基本相似之处及差别。 工程领域中的数字设计人员和数字电路板设计专家在不断增加，这反映了行业的发展趋势。尽管对数字设计的重视带来了电子产品的重大发展，但仍然存在，而且还会 一直存在一部分与模拟或现实环境接口的电路设计。模拟和数字领域的布线策略有一些类似之处，但要获得更好的结果时，由于其布线策略不同，简单电路布线设计 就不再是最优方案了。本文就旁路电容、电源、地线设计、电压误差和由PCB布线引起的电磁干
继续访问

I2C使用上拉电阻详解
SDA使用上拉电阻？ 设备的SDA中有一个三极管，使用开极/开漏电路(三极管是开极，CMOS管是开漏，作用一样)，如下图： 真值表如下： 从真值表和电路图我们可以知道： 当某一个芯片不想影响SDA线时，那就不驱动这个三极管 想让SDA输出高电平，双方都不驱动三极管(SDA通过上拉电阻变为高电平) 想让SDA输出低电平，就驱动三极管 从下面的例子可以看看数据是怎么传的（实现双向传输）。 举例：主设备发送（8bit）给从设备 前8个clk ..
继续访问

I2C器件一定要加上拉电阻吗？
I2C器件一定要加上拉电阻吗？最近碰到i2c器件的上拉电阻接错，导致通讯不正常，那么i2c需要上拉电阻么，多大合适 从网上搜集了一些回答： 1).最近看一些关于AT24C02的电路图，发现有些在SDA，SCL这两个脚上接了4.4K或者10K的上拉电阻。有些没有加上拉电阻。 根据AT24C02的数据手册来看，是建议在实际使用中加上拉电阻的。 但一般情况下，在51单片机系统中，不加上拉电阻也是
继续访问
IIC上拉电阻的注意事项
1.IIC的接口一般都是OD或者OC门，芯片内部无上拉电阻时，外部需要加上拉电阻才能输出高电平。 2.上拉电阻的最小值受电源电压限制，最大值受负载电容（总线电容）限制。计算公式为： Rmin＝(Vdd(min)-0.4V)/3mA Rmax=(T/0.874) *C，T=1us 100KHz, T=0.3us 400KHz，C是Bus capacitance 3. RP一般不低于1KΩ。一般IO 端口的驱动能力在2~4mA量级，如果RP阻值过小，VDD灌入端口的电流较大，会导致MOS管不完全导通，由
继续访问

I2C通信原理
哈喽，各位小伙伴们大家好！！！！！！ 我是你们的帅学长！！ 本节课是我在进行激光测距的时候学习的串口通信，这个需要串口通信基础 一。回顾串口通信中的IIC通信 1.I2C（这个叫做I方C），他是同步通信，所以有同步时钟，又因为是半双工，所以只有一根数据线，既可以输入，又可以输出 。 2. 二。IIC通信简介 1.定义 I2C(IIC）又叫做两线式串行总线。（IIC是半双工通信方式） 它是由数据线SDA和时钟SCL构成的串行总...
继续访问

最新发布 STM32+ MAX30102通过指尖测量心率+血氧饱和度
max30102传感器使用新的与100%开源分享，由于沟通问题和网上开源资源匮乏，本博主决定将此pass的方案开源，本方案不适合手腕心率监测，所以在设计前请一定定好需求和分析好芯片功能是否满足
继续访问

教你精确计算 I2C 上拉电阻阻值
I2C 总线能挂多少设备？理论上：7-bit address ：2 的 7 次方，能挂 128 个设备。10-bit address ：2 的 10 次方，能挂 1024 个设备。当然，要...
继续访问

热门推荐 I2C上拉电阻取值问题
漏极开路上拉电阻取值为何不能很大或很小？ 如果上拉电阻值过小，VDD灌入端口的电流(Ic)将较大，这样会导致MOS管（三极管）不完全导通(Ib*β 如果上拉电阻过大，加上线上的总线电容，由于RC影响，会带来上升时间的增大（下降延是芯片内的晶体管，是有源驱动，速度较快；上升延是无源的外接电阻，速度慢），而且上拉电阻过大，即引起输出阻抗的增大，当输出阻抗和负载的阻抗
继续访问
I2C应用中上拉电阻问题
中断，GPIO,I2C等一般都是OC或者OD门，芯片内部无上拉电阻时，则外部必须加上拉电阻才能输出高电平。一般I/O端的驱动能力在2～4mA量级，OC或者OD门的导通电压为0.4V左右，手机中加在上拉电阻上的电压一般都是2.8V，上拉电阻的最小值不能低于800R（2.8-0.4V/3mA=0.8K），5V电压时，则不能低于1.5K(5-0.4V/3mA=1.5K)。中断和GPIO信号本身，只需要...
继续访问
I2C总线为什么要接上拉电阻
I2C总线为什么要接上拉电阻
继续访问
I2C总线上拉电阻--为什么要
asw1: 这个就要看你使用的单片机是否有标准的IIC标准接口了，如果你使用了标准的IIC接口，这个接口在使能的时候，引脚进入漏极开路模式，不过有一些单片机内部的上拉电阻可以使能，这样就省去了外部的上拉电阻，我用过AVR的，就是使能的内部的上拉电阻。但是如果是使用单片机的引脚模拟IIC协议的话，这个就得另说了，得看你的单片机引脚是否支持漏极开路模式或者上拉模式，不
继续访问
为什么 I2C（IIC）需要上拉电阻
源鑫问： I2C时钟线和数据线为什么要接上拉电阻？ 因为 I2C 的 IO 是开漏的，所以需要上拉电阻。 延伸： 之前 hippo曾经说过有人将 IO 设置为 PP，可能会烧 IO。 之前以为 I2C 最高频率是 400kHz，经过 hippo 信息，目前已经有 1MHz 的 I2C，只是需要厂商支持。 ˇhippo-深圳以前400k是标准，现在很多也支持更高速率了，更高速度...
继续访问
iic为什么要加上拉电阻 参考技术A 上拉电阻越大波形越陡的，随着上拉电阻的上升，电阻的波形图像也会随着电阻的增强变得更加陡峭。 参考技术B 上拉电阻越大波形越陡吗，答案这是对的，因为根据相关的调查结果显示，两者成正比，上拉电阻越大波形越陡的，这是正确的 参考技术C 上拉电阻越大波形越陡的，上拉电阻越大波形越陡的。 参考技术D 根据搜索结果，上拉电阻有助于影响输出波形的斜率，但不确定大小便无法确定波形是否会陡峭或平缓。因此，调整上拉电阻的大小可以改变输出信号的波形，但并不一定会导致波形变得陡峭