上拉电阻和下拉电阻的用处和区别

Posted 2020-12-18 reverse-xiaoyu

　　举一个例子吧，比如你有一条水渠，原来只有一个水源头，后来你又开了一条水源流入这条水渠，那么你的水渠的水流量是不是大了，水量大了就可以灌溉更多农田，同样道理，电流也是这样。这就叫上拉。

一、上拉电阻如图所示：

 　　　　　　　　　　　　

 

 

　    1、概念：将一个不确定的信号，通过一个电阻与电源VCC相连，固定在高电平；

　　2、上拉是对器件注入电流；灌电流；

　　3、当一个接有上拉电阻的IO端口设置为输入状态时，它的常态为高电平；

　　上拉就是将不确定的信号通过一个电阻嵌位在高电平，电阻同时起限流作用，

　　1TTL驱动CMOS时，如果TTL输出最低高电平低于CMOS最低高电平时，提高输出高电平值

　　2 OC门必须加上拉，提高电平值

　　3 加大输出的驱动能力（单片机较常用）4 CMOS芯片中（特别是门的芯片），为防静电干扰，不用的引脚也不悬空，一般上拉，降低阻抗，提供泄荷通路

　　5 提高输出电平，提高芯片输入信号的噪声容限，增强抗干扰

　　6 提高总线抗电磁能力，空脚易受电磁干扰

　　7 长线传输中加上拉，是阻抗匹配抑制反射干扰

　　上拉是对器件注入电流，下拉是输出电流，弱强只是上拉电阻的阻值不同，没有什么严格区分，对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。上拉电阻： 就是从电源高电平引出的电阻接到输出 1，如果电平用OC（集电极开路，TTL）或OD（漏极开路，CMOS）输出，那么不用上拉电阻是不能工作的， 这个很容易理解，管子没有电源就不能输出高电平了。 2，如果输出电流比较大，输出的电平就会降低（电路中已经有了一个上拉电阻，但是电阻太大，压降太高），就可以用上拉电阻提供电流分量， 把电平“拉高”。（就是并一个电阻在IC内部的上拉电阻上， 让它的压降小一点）。当然管子按需要该工作在线性范围的上拉电阻不能太小。当然也会用这个方式来实现门电路电平的匹配。上，就是指高电平；所谓下，是指低电平。上拉，就是通过一个电阻将信号接电源，一般用于时钟信号数据信号等。下拉，就是通过一个电阻将信号接地，一般用于保护信号。这是根据电路需要设计的，主要目的是为了防止干扰，增加电路的稳定性。

二、下拉电阻如图所示：

 　　　　　　　　　　　　

 

 

　    1、 概念：将一个不确定的信号，通过一个电阻与地GND相连，固定在低电平；

　　2、下拉是从器件输出电流；拉电流；

　　3、当一个接有下拉电阻的IO端口设置为输入状态时，它的常态为低电平；

　　下拉电阻的设定的原则和上拉电阻是一样的。

　　下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：

　　1． 驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计时应注意两者之间的均衡。

　　2． 下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。

　　3． 高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。

　　4． 频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。

　　OC门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA，设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为0.8V（低于此值为低电平）；2V（高电平门限值）。