FPGA用，modelsim 仿真时总是出现错误，下面是错误原因，请各位大牛指教

Posted 2023-05-05

# wrong number of args for "dataset info".
# Usage: dataset info <option> <dataset_name>
dataset reload -f
# wrong number of args for "dataset info".
# Usage: dataset info <option> <dataset_name>
vsim verilog.vl_resolve
# vsim verilog.vl_resolve
# ** Fatal: (vsim-3370) Top-level design unit 'vl_resolve' must be an ENTITY, CONFIGURATION , MODULE or PROGRAM
# Time: 0 ps Iteration: 0 Instance: / File: NOFILE
# FATAL ERROR while loading design
# Error loading design

检查三个方面吧。
第一：Modelsim是不是真的破解好了，我用的版本每次都得该电脑的时间到2008
第二：确定是个.v文件，因为modelsim只能处理.v不能处理图形
第三：setting---simulation那里要选择modelsim altera 什么的有没有设置好。还有tools---option 那里选择modelsim.exe的路径。
如果不是这些问题的话就是代码本身存在问题了 参考技术A 代码编译通过了么？有没有用什么IP库？追问

没有，我是个初学者，就是看的特权视频学的，视频里面直接讲的就是用quartus经过一些设置，就调用仿真工具了，不知道是不是TCL文件出错了。

追答

软件没问题的话调用的话应该也没问题，首先得确定代码没问题再找别的原因

[从零开始学习FPGA编程-12]： 快速入门篇 - 操作步骤3(功能仿真)-1-Mentor HDL仿真工具modelsim SE 10.4简介与安装

作者主页(文火冰糖的硅基工坊)：文火冰糖（王文兵）的博客_文火冰糖的硅基工坊_CSDN博客

本文网址：https://blog.csdn.net/HiWangWenBing/article/details/125029586

---

目录

前言：

第1章 Mentor modelsim简介

1.1 工具介绍