FPGA教程案例16通过乘法器和ROM开发低延迟除法器

Posted 2022-07-12 fpga和matlab

tags:

篇首语：本文由小常识网(cha138.com)小编为大家整理，主要介绍了FPGA教程案例16通过乘法器和ROM开发低延迟除法器相关的知识，希望对你有一定的参考价值。

---------------------------------------------------------------------------------------

1.软件版本

vivado2019.2,matlab2021a

首先，在本教程【FPGA教程案例11】基于vivado核的除法器设计与实现的学习可知，通过vivado自带的除法器IP核，其计算的延迟较长，在很多时候，无法满足实时性需求。在本课程，我们将使用ROM核以及乘法器，实现一个低延迟的除法器。

在介绍低延迟除法器之前，首先复习下关于ROM和乘法器的学习课程：

以上是关于FPGA教程案例16通过乘法器和ROM开发低延迟除法器的主要内容，如果未能解决你的问题，请参考以下文章