使用74LS83构成4位二进制全加\全减器。 具体要求：1）列出真值表； 2）画出逻辑图； 3）用Verilog HDL仿真

Posted 2023-03-18

一定要有仿真程序，最好有输出波形，真值表什么的无所谓了。速度啊……

上面全加器A+B，进位输入CI，进位输出CO。下面全减器C-D，借位输入CII，进位输出COO。

追问

求具体verilog程序，我邮箱是[e-mail]，程序、图像什么的全部都发下吧

追答

已发.v 的是程序，.vwf是波形图

追问

是基于门电路写程序，不是直接逻辑加减！我已经写出来了：
module ADD_SUB_4BITS(
A1,A2,A3,A4,
B1,B2,B3,B4,
S1,S2,S3,S4,
C4,
is_sub/*0:add,1:sub*/
);
input A1,A2,A3,A4,B1,B2,B3,B4,is_sub;
output S1,S2,S3,S4,C4; wire B1_2,B2_2,B3_2,B4_2;

IC_74LS83 IC_74LS83_inst1(..........................略，有字数限制

追答

.....................

参考技术A 你老师也是普英哥么？感觉吧。。。他那个图有问题。。。是全加减器哦。。。不是分开的吧。。。。你们老师也是普英哥么？追问

不认识

参考技术B 100分 大出血啊 参考技术C 课程设计吧，自己做吧，雷同会扣分的追问

呵呵，这都被你发现了

参考技术D 、、光电的？追问

物电的……少侠不会也是uestc吧

追答

uestc飘过

基于verilog的四位全加器设计

为什么我设计四位全加器的时候里面的半加器和一位全加器的仿真波形会这样，是延迟原因还是有错误

参考技术A 四位全加器设计
能够帮助你而设计的， 不知道有好的任务书没有的