yangguangpu:
博客地址：https://www.cnblogs.com/yangguangpu/
Xilinx Vivado器件分配管脚：LVDS差分电平信号如何分配管脚？ 针对Quartus IP Core的MIF文件格式小记 格雷码（Grey Code）生成规则 Quartus设计FIR滤波器的系数文件格式（适用于FIR II的IP核） Vivado ILA观察信号和调试过程 .do文件进行Quartus调用modelSIM仿真设定 Altium Designer 10 使用技巧 Altium Designer 10如何导出SMT加工信息和BOM元件清单 Debian系统 + XFCE桌面初识，基础环境搭建 MATLAB默认工作目录设定 Verilog的非阻塞语句放到顺序块中，综合出来怎样的逻辑电路？ SignalTap II Logic Analyzer 无法观测到信号？
Xilinx Vivado器件分配管脚：LVDS差分电平信号如何分配管脚？
针对Quartus IP Core的MIF文件格式小记
格雷码（Grey Code）生成规则
Quartus设计FIR滤波器的系数文件格式（适用于FIR II的IP核）
Vivado ILA观察信号和调试过程
.do文件进行Quartus调用modelSIM仿真设定
Altium Designer 10 使用技巧
Altium Designer 10如何导出SMT加工信息和BOM元件清单
Debian系统 + XFCE桌面初识，基础环境搭建
MATLAB默认工作目录设定
Verilog的非阻塞语句放到顺序块中，综合出来怎样的逻辑电路？
SignalTap II Logic Analyzer 无法观测到信号？