kybyano

最新文章

FPGA小白学习之路串口波特率问题的处理

（转）FPGA小白学习之路clk为什么要用posedge，而不用negedge

（转）FPGA小白学习之路PLL中的locked信号解析

（转）USB小白学习之路（12） Cy7c68013固件之Slave FIFO

（转）USB小白学习之路（11） Cy7c68013驱动电路设计注意事项

（转）USB小白学习之路（10） CY7C68013 Slave FIFO模式下的标志位

FPGA小白学习之路erro:buffers of the same direction cannot be placed in series

USB小白学习之路 CY7C68013A Slave FIFO模式下与FPGA通信

FPGA小白学习之路 System Verilog的概念以及与verilog的对比

(转)USB小白学习之路FX2LP cy7c68013——Slave FIFO 与FPGA通信