YOSYS 模拟具有特定输入的组合电路

Posted

技术标签:

【中文标题】YOSYS 模拟具有特定输入的组合电路【英文标题】:YOSYS simulating a combinatorial circuit with a specific input 【发布时间】:2021-04-29 10:47:34 【问题描述】:

我有一个用.blif写的很简单的组合电路,比如:

.model 电路 .inputs a b .outputs c .names a b c 11 1 .end

现在我想用 yosys 模拟它,我想指定输入。基本上,我试图从 SIS 复制模拟命令,这将是“模拟 0 1”,结果会给出“输出:0”。但是,从文档看来,我只能用时钟模块模拟电路。有没有办法指定我只想要电路的组合行为?

【问题讨论】:

【参考方案1】:

你可以使用eval:

eval -set a 0 -set b 1

或者如果你想要完整的真值表:

eval -table a,b

【讨论】:

以上是关于YOSYS 模拟具有特定输入的组合电路的主要内容,如果未能解决你的问题,请参考以下文章

用verilog来描述组合逻辑电路

组合逻辑设计问题

数字电路第四章 逻辑电路4-5节知识点

组合逻辑电路中为啥TTL与非门电路的输入端悬空时,相当于高电平输入?

可测性设计-扫描通路

使用带有 CircuitTikZ 的 Latex 从 yosys 中绘制原理图并将其转换为 PDF?