加密自己的设计:Quartus导出网表文件

Posted tubujia

tags:

篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了加密自己的设计:Quartus导出网表文件相关的知识,希望对你有一定的参考价值。

当项目过程中,不想给甲方源码时,该如何?我们可以用网表文件qxp或者vqm对资源进行保护。

下面讲解这两个文件的具体生成步骤:

 

一、基本概念

QuartusII的qxp文件为QuartusII Exported Partition,用于创建综合或者PAR之后的网表文件。

QuartusII的vqm文件为verilog quartusII mapping,只能保存综合后,PAR前的综合结果。

 

二、qxp文件生成

1. 在quartusII的Project Navigator中选中欲创建qxp的module文件,右击,选择“Design Partition > Set as Design Partition”。

2. 综合整个工程,如果想出PAR后的qxp就需要编译整个工程。

3. 点击菜单“Project”,选择“Export Design Partition”。

4. 在弹出窗口中选择想要的层次和网表选项,即可导出qxp文件。

  注:使用时,仍需右击选择“Set as Design Partition”,否则,有时候会出错,只是有时候而已哦。

    通过RTL查看器看到的qxp模块是空的,但PAR后即可看到里面的东东了。

               或者可以在settings里勾选自动导出分区网表。

 

三、vqm文件生成

1. 创建以相应module为顶层的工程。

2. 点击菜单“Process”,选择“Start > Start VQM Writer”,即可得到vqm文件。

  注:有的器件不支持vqm哦,此时只能用qxp了。

以上是关于加密自己的设计:Quartus导出网表文件的主要内容,如果未能解决你的问题,请参考以下文章

如何能将自己的verilog模块封装成像altera的IP核一样的呢?

multisim导出spice网表是啥意思

Quartus中添加时序约束

如何将自己写的verilog模块封装成IP核

quartus中怎么把自己编的程序生成一个模块符号?

如何在ModelSim中仿真Quartus的bdf文件和IP核