vivadoPL通过axi_hp接口控制PS的DDR

Posted caine

tags:

篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了vivadoPL通过axi_hp接口控制PS的DDR相关的知识,希望对你有一定的参考价值。

1、搭建vivado工程。 

  用户自建一个AXI接口,配置成AXI4、Full、Master类型。输入信号m00_axi_int_axi_txn控制内部开始数据传输。

  通过axi_smc或者axi_interconnect跟PS_HP接口对接,可以实现N-1或1-N。

  PS核部分配置出HP0接口,以及一个GPIO(PL扩展EMIO)来控制_axi_txn信号。

  读写的起始地址设置在DDR的0x3000_0000

技术分享图片

 

2、C代码主要是控制上面的GPIO信号。

  扩展到PL侧的EMIO信号位于bank2,pin排序54。先高后低出个pulse触发信号。

技术分享图片

 

3、在SDK上读到的DDR内容。

技术分享图片

 

 4、关于DDR地址分配

OCM-RAM0: 0x0000_0000 <-> 0x0002_FFFF

DDR (1GB): 0x0010_0000 <-> 0x3FFF_FFFF

OCM-RAM1: 0xFFFF_0000 <-> 0xFFFF_FDFF

 

以上是关于vivadoPL通过axi_hp接口控制PS的DDR的主要内容,如果未能解决你的问题,请参考以下文章

OpenTK 识别 PS4v2 控制器(通过 USB)

如何通过 jcl 获取当前的 GDG 版本

Mac 终端命令

xadc输出是串行还是并行

iOS UIKit框架

PS变型工具怎么使用求教