Verilog MIPS32 CPU-- RAM

Posted Benedict97

tags:

篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了Verilog MIPS32 CPU-- RAM相关的知识,希望对你有一定的参考价值。

 

 

module ram(
        input clk,
        input wena,
        input [8:0] addr,
        input [31:0] data_in,
        output [31:0] data_out
        );
    
    reg [31:0] state [0:512];
    always@(posedge clk) begin
        if(wena) begin
            if(addr!=0) state[addr]<=data_in;
        end
    end 

    assign data_out=state[addr];
endmodule

 

以上是关于Verilog MIPS32 CPU-- RAM的主要内容,如果未能解决你的问题,请参考以下文章

Verilog MIPS32 CPU-- MDU

Verilog MIPS32 CPU-- ALU

Verilog MIPS32 CPU-- Regfiles

Verilog MIPS32 CPU-- 控制器

Verilog MIPS32 CPU-- CP0

Verilog MIPS32 CPU-- PC寄存器