DC针对pipeline的优化
Posted yiyedada
tags:
篇首语：本文由小常识网(cha138.com)小编为大家整理，主要介绍了DC针对pipeline的优化相关的知识，希望对你有一定的参考价值。
set_optimize_register true
compile -ultra
调整pipleline各级的组合逻辑，使得各级组合逻辑的延迟跟接近
对非pipeline进行优化：
register retiming
set_dont_retime限制retime优化
.svf储存了设计中的更改信息，是交给形式验证工具使用的
check_timing用来检查约束是否完整
report_timing在综合之后，用来检查综合之后的设计是否有违规
-input_pins加上这个选项，会分别报告线延迟+单元延迟，不加是在一起
以上是关于DC针对pipeline的优化的主要内容，如果未能解决你的问题，请参考以下文章