verilog中的赋值运算符<=具体是啥意思

Posted 2023-04-28

“=”为阻塞赋值，即当该语句结束时，下一个语句才开始执行，属于串行执行。
“<=”为非阻塞赋值，即该语句和整个语句块是同时执行的，属于并行执行。 参考技术A 说的简单点，<=就会产生一个寄存器
=就是直接连上 参考技术B 在Verilog中有两种类型的赋值语句：阻塞赋值语句（“=”）和非阻塞赋值语句（“<=”）
阻塞：在本语句中“右式计算”和“左式更新”完全完成之后，才开始执行下一条语句；
非阻塞：当前语句的执行不会阻塞下一语句的执行。 参考技术C 在Verilog中有两种类型的赋值语句：阻塞赋值语句（“=”）和非阻塞赋值语句（“<=”）
阻塞：在本语句中“右式计算”和“左式更新”完全完成之后，才开始执行下一条语句；
非阻塞：当前语句的执行不会阻塞下一语句的执行。本回答被提问者和网友采纳

verilog中$disllay中的$是啥意思

这个$表示disllay是Verilog内建的系统任务或系统函数，直接调用就可以了。
这样的系统任务或函数有很多了，比如$display、$fopen、$fclose等等。 参考技术A 没有意思。就必须这么写的 参考技术B 这种表示系统函数，规定这样写的追问

就是display函数前面必须加$是吧？