Xilinx FPGA开发环境vivado使用流程

Posted 沉默改良者

tags:

篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了Xilinx FPGA开发环境vivado使用流程相关的知识,希望对你有一定的参考价值。

Xilinx FPGA开发环境vivado使用流程

1.启动vivado 2016.1

 

2.选择Create New Project

 

3.指定工程名字和工程存放目录

 

4.选择RTL Project

5.选择FPGA设备

6.工程创建完成后

7.开始编写verilog代码

    第一步:点击Add Sources按钮

 

    第二步:选择add or create design sources按钮,即添加设计文件

 

    第三步:选择create file

 

    文件新建完成后:

    此时可以定义I/O端口,我们选择自己在程序中编写。

    第三步:在编辑器中编写verilog程序

 

8.添加XDC管脚约束文件

    XDC文件里主要是完成管脚的约束,时钟的约束,以及组的约束

        第一步:新建约束文件

        第二步:创造约束文件

        第三步:编辑管脚约束文件

 

    其中,set_property PACKAGE_PIN “引脚编号” [get_ports “端口名称”]

             Set_property iosTANDARD “电压” [get_ports “端口名称”]

9.编译

    第一步:运行Run Synthesis       综合

    第二步:运行Run Implementation 布局布线

    第三步:运行Generate Bitstream  生成bit文件

10.下载和调试

    运行Hardware Manager

以上是关于Xilinx FPGA开发环境vivado使用流程的主要内容,如果未能解决你的问题,请参考以下文章

fpga 开发中遇到的问题: Xilinx vivado 无法create ip

ZYNQ之FPGA学习----Vivado软件使用

数字信号处理相关3(Vivado HLS 开发流程简介(高级综合)(FPGA))

1.FPGA开发软件安装——Vivado

xilinx vivado下microblaze里面C编程中,怎么通过串口实现PC机和FPGA中RAM数据相互读写?

赛灵思 xilinx 开发环境 ISE 菜鸟初装问题