FIR IP核使用
Posted
tags:
篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了FIR IP核使用相关的知识,希望对你有一定的参考价值。
1、 系数由matlab中的fdatool产生,放入coe文件中,
radix=10;
coefdata=
-0.062121140095564 , …………-0.049142699407068;
2、可以选择滤波器的类型,此处选择插值滤波器,插值倍数设为8.
3、时钟: input sampling frequency 输入该滤波器数据的采样速率。
clock frequency fir IP核的工作时钟,
他们之间的关系为 clock frequency > input sampling frequency * N (N 插值倍数)
1、 输入系数位宽和小数点位数
输入系数位宽是系数文件导入后自动生成的,系数小数点位宽可以自动生成,也可以自己设定。比如在系数文件中,第一个数据为-0.062121140095564 。但是在FPGA中, 没有小数的概念,所以coefficient fractional 系数小数位也就是将系数左移了17位
2、输入数据位宽。原始数据的位宽是9比特,但是为了提高精度,将数据左移 12位(input data fractional bits)。assign data_fir = {data_source , 12‘d0};在matlab中,左移12位,就是乘以2^12. xilinx中,输入数据小数位是多少,就需要将原始输入数据左移多少位。
3、输出数据位宽。输出数据小数位位宽为29 = 12+17. 如果要将matlab中的数据和xilinx中的数据对比,就需要将matlab中的数据左移17位。有的时候需要将输出数据位宽截取N位,,则matlab中左移位数为17 -N。
上面的设计应该和matlaB对应,经过测试,matlaB结果和ISE仿真结果基本一致(matlaB是浮点操作,FPGA是定点操作,有出入)。
在matlaB中,使用fdatool
、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、
一直以为我上面说的是插值滤波器,其实不是。插值的方法有很多啊,CIC插值,半带滤波器等。这个滤波器其实是一个多相滤波器的列子。该滤波器的IP核也可以设置为不同的模式,比如 单速率FIR滤波器,插值滤波器,多相抽取滤波器,多相插值滤波器,多相滤波组发射机,多相滤波器组接收机以及半带滤波器等。有一个问题不明白,下面设置中是怎么设置半带滤波器的?
根本就没有嘛,但是自己的DATASHEET中却明明有介绍。实现半带滤波器是这样的:
1、首先,你导入的COE文件要是半带滤波器的格式。
2、如果你导入的文件是半带滤波器的格式,那么第二个配置界面会有如下变换.
以上是关于FIR IP核使用的主要内容,如果未能解决你的问题,请参考以下文章
Quartus设计FIR滤波器的系数文件格式(适用于FIR II的IP核)
FPGA教程案例14基于vivado核的FIR滤波器设计与实现
数字信号处理相关5( FPGA FIR 滤波器结构和优化之滤波器的对称性(Filter Symmetry))