利用条件语句实现计数分频时序电路

Posted yilubenboZZz

tags:

篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了利用条件语句实现计数分频时序电路相关的知识,希望对你有一定的参考价值。

1:将10MHz的时钟分频为500kHz的时钟。基本原理与1/2分频器一样,但是需要定义一个计数器,以便准确获得1/20分频

module fdivision(reset,F10M,F500K);
input F10M,reset;
output F500K;
reg  F500K;
reg[7:0]j;

always @(posedge F10M)
if(! reset)//低电平复位
begin
F500K <=0;
j<= 0;
end

else
begin
if(j==19)
begin
j<=0;
F500K <= ~F500K;//对计数器进行判断,以确定F500K信号是否反转
end
else
j<= j+1;
end 
endmodule

 

以上是关于利用条件语句实现计数分频时序电路的主要内容,如果未能解决你的问题,请参考以下文章

IC面试常考题 Verilog三分频电路设计(占空比50%,三分之一,三分之二)

IC面试常考题 Verilog三分频电路设计(占空比50%,三分之一,三分之二)

IC面试常考题 Verilog三分频电路设计(占空比50%,三分之一,三分之二)

Verilog实现之任意分频电路

数字电路实验 07 - | 计数器及其应用

禁止使用分频时钟计数器时钟