明德扬至简设计法设计的IP核加法器
Posted
tags:
篇首语：本文由小常识网(cha138.com)小编为大家整理，主要介绍了明德扬至简设计法设计的IP核加法器相关的知识，希望对你有一定的参考价值。
一、功能描述
在Quartus II 和ISE中都有加法器的IP core，可以完成无符号数和有符号数的加、减法，支持有符号数的补码、原码操作及无符号数的加、减操作，引入了最佳流水线操作，可以方便的为用户生成有效的加法器，用户可以根据自己的需要来完成配置加法器 ，本案例用Altera和Xilinx的IP核实现了26位加法器的功能。
二、平台效果图
Altera仿真效果图
Xilinx仿真效果图
三、实现过程
Xilinx输入输出信号列表如下：
信号名 | I/O | 位宽 | 说明 |
clk | I | 1 | 系统工作时钟50M |
rst_n | I | 1 | 系统复位信号 |
vld_in | I | 1 | 输入有效指示信号 |
a | I | 26 | 数据a |
b | I | 26 | 数据b |
add_sel | I | 1 | 加减模式选择信号 |
sum | O | 26 | 和 |
vld_out | O | 1 | 输出有效指示信号 |
用户按照步骤和手册生成IP核后，根据自己的需要来配置设置便可。
Altera输入输出信号列表如下：
信号名 | I/O | 位宽 | 说明 |
clk | I | 1 | 系统工作时钟50M |
rst_n | I | 1 | 系统复位信号 |
vld_in | I | 1 | 输入有效指示信号 |
a | I | 26 | 数据a |
b | I | 26 | 数据b |
add_sel | I | 1 | 加减模式选择信号 |
sum | O | 26 | 和 |
vld_out | O | 1 | 输出有效指示信号 |
用户按照步骤和手册生成IP核后，根据自己的需要来配置设置便可。
代码资料下载：http://pan.baidu.com/s/1mibRKgC
本文出自 “12601185” 博客，请务必保留此出处http://12611185.blog.51cto.com/12601185/1915345
以上是关于明德扬至简设计法设计的IP核加法器的主要内容，如果未能解决你的问题，请参考以下文章