初学verilog，书中关于系统任务$display有这么个例子，自己在quarters2中编译了一下

Posted 2023-04-04

出现
Error: Can't synthesize current design -- Top partition does not contain any logic,这是怎么回事？

这句话的意思是不可综合，也就是说display这个系统函数是无法转换成真实的硬件元件或电路，所以报出来你的模块综合后没有任何的逻辑单元 参考技术A 这种系统函数是无法生成对应的硬件的，只能在仿真时使用 参考技术B 初学用modelsim吧 这个比较好用

Verilog中关于文件操作的系统任务

Verilog提供了很多对文件操作的系统任务和函数，例如打开关闭文件、向文件写入值、从文件读出值等等。

当我们使用这些文件操作时，需要注意文件属性和变量内容，选择正确的系统任务，提供相关参数，以避免一些不必要的错误。这里主要介绍关于文件打开/关闭、文件写入和文件读出相关的操作。
文件打开/关闭


文件写入


文件读出

除此之外，还有两个常用的系统任务$readmemb和$readmemh，用于从文件中读取数据到存储器中。读取的内容只包括：空白位置（空格、换行、制表格(tab和form-feeds),注释行、二进制或十六进制的数字。关于Verilog的问题IC修真院里也有给大家详细介绍。

假设file.txt文件中的数据为

12345678

5a5a5a5a

deadbeef

87654321

本文主要介绍常用的文件操作系统任务，其余没介绍的大家可以按需学习。