FPGA编译错误 Error (10133)

Posted 2023-04-02

测量脉冲波周期，程序如下
module Period(
clk,
rst_n,
signal,
percounter
);
input clk, rst_n, signal;
output signed [9:0] percounter;
reg [9:0] percounter;
reg signal_reg;
reg cnt[9:0];
wire signal_pos;
always @ ( posedge clk or negedge rst_n ) begin
if ( !rst_n ) begin
signal_reg <= 1'b0;
end
else begin
signal_reg <= signal;
end
end

assign signal_pos = signal & (~signal_reg);

always @ ( posedge clk or negedge rst_n ) begin
if ( !rst_n ) begin
cnt[9:0] <= 10'd0;
end
else if ( signal_pos == 1'b1 ) begin
cnt[9:0] <= 10'd0;
end
else begin
cnt[9:0] <= cnt[9:0] + 10'd1;
end
end

always @ ( posedge clk or negedge rst_n ) begin
if ( !rst_n ) begin
percounter[9:0] <= 10'd0;
end
else if ( signal_pos == 1'b1 ) begin
percounter[9:0] <= cnt[9:0];
end
else begin

end
end

endmodule

错误为Error (10133): Verilog HDL Expression error at Period.v(29): illegal part select of unpacked array "cnt"求大神解答~

cnt定义错误。reg cnt[9:0];这是什么，你想定义数组么 参考技术A reg cnt[9:0]; //这里错了。应该是

reg [9:0] cnt;本回答被提问者采纳

FPGA 报错ERROR:Simulator:861 – Failed to link the design。

问题综述：

我使用的是windows 10 32位专业版系统，电脑装的是ISE14.4版本，当我用此ISE自带的仿真器ISIM来仿真时，仿真器总是报错ERROR:Simulator:861 – Failed to link the design。
多次检查Verilog代码，确认没有错误，但仿真是依然是这个问题，于是我用google搜索了一下，发现只要是Windows 8 版本以上的系统都会出现这个问题，但仍不知怎么解决。最终，我在一个国外的电子工程论坛上找到了解决的办法，虽然不知道解决问题的原理是什么，但我试了一下，方法确实有效。
为了防止以后再次遇到该问题，特将解决办法记录下来。

解决办法：

找到“安装目录\Xilinx\14.x\ISE_DS\ISE\gnu\MinGW\5.0.0\nt\libexec\gcc\mingw32\3.4.2\collect2.exe”并将其删除，重新运行仿真器，问题得到解决！！