Yun chiu的两篇SAR ADC论文阅读

Posted 2023-03-23

参考技术A (1)A 12 bit 160 MS/s Two-Step SAR ADC With Background Bit-Weight Calibration Using a Time-Domain Proximity Detector

(2)A 12-bit, 45-MS/s, 3-mW Redundant Successive-Approximation-Register Analog-to-Digital Converter With Digital Calibration

这两篇论文出自同一个实验室，技术上相近，主要有两点值得学习：

A. ADC noise budget

一般我们计算noise budget大多是关于通信的，目的是为了计算SNR。这两篇论文将这一概念用在了论文里，我觉得设计ADC的时候可以参考；

B. sub-binary ADC

该sub-binary算法的核心思想是高位MSB的电容容值要小于低位LSB电容的容值，保证后面的数字校准电路可以将误差修正过来就可以了，这样可以ADC保持精度的同时，转换速度也不变。

上图(a)是传统二进制算法，100和011表达的模拟量相同；

上图(b)的问题是Vfs/2附近 1LSB的模拟电压使用了两个数字码值同时表示，系统上认为011和100表达的是同一个模拟量，其实两者表达的模拟量是不同的（从图上可以看出），中心电压值VFS/2被忽略了，从而导致精度下降。

上图(c)的问题是100表达的模拟电压量小于011表达的，但是Vfs/2附近-1LSB模拟电压，由100表示，Vfs/2附近+1LSB模拟电压，由011表示，模拟电压量变化由两个数字码值表示，模拟电压没有缺失，但是数字码值存在混乱(100，011大小顺序)，后续数字校准电路修正过来就好了。

C. pipeline  SAR ADC

上面分析的sub-binary应用在pipeline SAR ADC中的表达如下图。

Super-binary超出pipeline 量化范围的部分即为ADC的误差，该误差后续校准电路时无法恢复的，所以设计ADC的时候，要特别注意。

D.小结

(1)这两篇论文读的不是很清楚，可能跟我的水平有关，也可能时作者喜欢使用大段大段的文字去描述问题，而我喜欢公式和图形；

(2)这两篇论文的技术路线基本相同，sub-binary， pipeline-SAR ADC结构，LMS校准算法，这些也基本是SAR ADC的常规技术。

SAR(逐次逼近)型ADC

SAR ADC内部结构

STM32微控制器中内置的ADC使用SAR（逐次逼近）原则，分多步执行转换。转换步骤数等 于ADC转换器中的位数。每个步骤均由ADC时钟驱动。每个ADC时钟从结果到输出产生一 位。ADC的内部设计基于切换电容技术。
下面的图介绍了ADC的工作原理。下面的示例仅显示了逼近的前面几步，但 是该过程会持续到LSB为止

SAR切换电容ADC的基本原理（10位ADC示例）

带数字输出的ADC基本原理图

采样状态

采样状态：电容充电至电压VIN。Sa切换至VIN，采样期间Sb开关闭合

保持状态

保持状态：输入断开，电容保持输入电压。Sb开关打开，然后S1-S11切换至接地且Sa切换至VREF。

逐次逼近

1、第一个逼近步骤。S1切换至VREF。VIN与VREF/2比较

2、如果MSB = 0，则与¼VREF进行比较，S1切换回接地。S2切换至VREF。

3、如果MSB = 1，则与¾VREF进行比较，S1保持接地。S2切换至VREF。

重复如上步骤，直到LSB为止。可以简单理解为二分法逐次进行输入电压与参考电压的比较。首次于VREF/2比较，下次比较根据上次比较结果决定，如果MSB=1则与¾VREF比较。如果MSB=0则与¼VREF比较。后面决定与1/8VREF 3/8VREF、 5/8VREF、 7/8VREF之一做比较。循环直到输出LSB为止。

后言

本文转载至电子工程师笔记，只供自己方便查阅使用，原文地址：天天在用ADC，知道内部原理吗？