arm处理器，为啥12个引脚对应4096个位置啊？

Posted 2023-03-16

存储器内部具有一个“存储单元阵列”，通过“行选线”和“列选线”选择一个存储单元（存放一个存储字，包含多个存储位），用“片选线”使能芯片，用“读/写选择线”选择进行读或写操作，用“数据线（包含多个‘位线’）”传输写入的或读出的字数据。

例如，一个存储器有 4096 个存储单元，按照 64x64 正方形阵列排列，存储器按字进行编址，每个存储单元包含 32 个存储位。

可以计算，存储容量就是 16KB（4096*32/8/1024KB）。如果没有 TDM（分时复用 Time Division Multiplexing），“行选线”数量就是 6 个（2 ^ 6 = 64）；同样，“列选线”数量也是 6 个。将“行选线”和“列选线”统一称为“地址线”，那么地址线的数量就是 12 个，不妨用 A 表示：A0 A1 ... A11。同理，如果没有 TDM，“数据线”数量就是 32 个，不妨用 D 表示：D0 D1 ... D31。

存储器如果有一个 “输出使能” 引脚 OE，需要拉低 OE 后读，读后拉高 OE，不然一段时间后（≈1s）清零。这个设计是为了避免长时间读取，以降低功耗，在许多低功耗的 Low power consumption 存储器中得到应用，适用于对节能性能要求很高的一些应用。

加上一个“片选线” CS，一个“读/写选择线” RW，以及一个“电源线” VCC 一个“地线” GND，因此一共有 49 个引脚。

引脚的定义和命名根据各个厂家的喜好各有不同，一般文档上都会对各个引脚的功能进行详细说明。 参考技术A 引脚有两种状态，高和低，这两种状态就可以分别对应两个位置。
把低用0表示，高用1表示，就是：
引脚数 状态数 状态 位置数
1 2^1 1 2
0
1
2 2^2 2 1 4
0 0
0 1
1 0
1 1
3 2^3 3 2 1 8
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
…………………………
12 2^12 x x x x x x x x x x x x x x x x 4096

STM32 103系列只有100个引脚 为啥书上说：有7个I/O口 每个i/o口有16个引脚

因为STM32有很多种的分类：

在STM32F105和STM32F107互连型系列微控制器之前，意法半导体已经推出STM32基本型系列、增强型系列、USB基本型系列、互补型系列；新系列产品沿用增强型系列的72MHz处理频率。内存包括64KB到256KB闪存和 20KB到64KB嵌入式SRAM。新系列采用LQFP64、LQFP100和LFBGA100三种封装，不同的封装保持引脚排列一致性，结合STM32平台的设计理念，开发人员通过选择产品可重新优化功能、存储器、性能和引脚数量，以最小的硬件变化来满足个性化的应用需求。

截至2010年7月1日，市面流通的型号有：

基本型：STM32F101R6、STM32F101C8、STM32F101R8、STM32F101V8、STM32F101RB、STM32F101VB

增强型：STM32F103C8、STM32F103R8、STM32F103V8、STM32F103RB、STM32F103VB、 STM32F103VE、STM32F103ZE。

扩展资料：

stm的作用：

1、集成嵌入式Flash和SRAM存储器的ARM Cortex-M3内核。和8/16位设备相比，ARM Cortex-M3 32位RISC处理器提供了更高的代码效率。STM32F103xx微控制器带有一个嵌入式的ARM核，所以可以兼容所有的ARM工具和软件。

2、嵌入式Flash存储器和RAM存储器：内置多达512KB的嵌入式Flash，可用于存储程序和数据。多达64KB的嵌入式SRAM可以以CPU的时钟速度进行读写（不待等待状态）。

3、可变静态存储器（FSMC）：FSMC嵌入在STM32F103xC,STM32F103xD,STM32F103xE中，带有4个片选，支持四种模式：Flash,RAM,PSRAM,NOR和NAND。3个FSMC中断线经过OR后连接到NVIC。没有读/写FIFO，除PCCARD之外，代码都是从外部存储器执行，不支持Boot，目标频率等于SYSCLK/2，所以当系统时钟是72MHz时，外部访问按照36MHz进行。

4、嵌套矢量中断控制器（NVIC）：可以处理43个可屏蔽中断通道（不包括Cortex-M3的16根中断线），提供16个中断优先级。紧密耦合的NVIC实现了更低的中断处理延迟，直接向内核传递中断入口向量表地址，紧密耦合的NVIC内核接口，允许中断提前处理，对后到的更高优先级的中断进行处理，支持尾链，自动保存处理器状态，中断入口在中断退出时自动恢复，不需要指令干预。

5、外部中断/事件控制器（EXTI）：外部中断/事件控制器由用于19条产生中断/事件请求的边沿探测器线组成。每条线可以被单独配置用于选择触发事件（上升沿，下降沿，或者两者都可以），也可以被单独屏蔽。有一个挂起寄存器来维护中断请求的状态。当外部线上出现长度超过内部APB2时钟周期的脉冲时，EXTI能够探测到。多达112个GPIO连接到16个外部中断线。

6、时钟和启动：在启动的时候还是要进行系统时钟选择，但复位的时候内部8MHz的晶振被选用作CPU时钟。可以选择一个外部的4-16MHz的时钟，并且会被监视来判定是否成功。在这期间，控制器被禁止并且软件中断管理也随后被禁止。同时，如果有需要（例如碰到一个间接使用的晶振失败），PLL时钟的中断管理完全可用。多个预比较器可以用于配置AHB频率，包括高速APB(PB2)和低速APB（APB1），高速APB最高的频率为72MHz，低速APB最高的频率为36MHz。

参考资料来源：百度百科-stm32

参考技术A 设计上有PortA一直到PortG，每个Port支持16个引脚。
实际上103系列并没有将所有GPIO全部引出的封装而已。